# 内部結合を含む機能ブロック単位の LSI-EMCマクロモデルに関する研究

齊藤 義行

# 目次

第1章	序論	5
1.1	研究背景	5
1.2	EMC マクロモデル	7
1.3	従来のマクロモデル化アプローチと課題	8
	1.3.1 線形等価回路モデル構築における課題	9
	1.3.2 等価内部電流源モデル構築における課題	14
1.4	EMC マクロモデルに関する提案の概要と論文の構成	17
第2章	機能ブロック間結合を考慮した LECCS-core モデル	19
2.1	まえがき	19
2.2	LECCS-core モデルの従来の線形等価回路構築方法	19
2.3	多電源ピン LSI の LECCS-core 従来モデル	21
2.4	S パラメータによるブロック間結合確認................	22
2.5	ブロック間結合を考慮した LECCS-core モデルの検討 .........	27
	2.5.1 S-Z 変換	27
	2.5.2 等価回路構造の設定	27
	2.5.3 Symbolic Analysis によるインピーダンスの式の抽出	28
	2.5.4 回路素子の値の最適化	30
	2.5.5 モデリング精度の検証	31
2.6	I/O1の外部条件の違いによる Core 用電源の伝達特性変化の確認	33
2.7	内部結合を含む機能ブロック単位の LECCS-core モデル構築のまとめ...	34
第3章	伝達インピーダンス特性を考慮した LECCS-core モデル	37
3.1	まえがき	37
3.2	グラウンド端子が共通な LSI の LECCS-core 従来モデル........	37
3.3	従来の線形等価回路の課題....................................	41
	3.3.1 伝達インピーダンス	41
	3.3.2 <b>グラウンドへの電流パス</b>	42
3.4	伝達インピーダンスを考慮した線形等価回路構築	44
3.5	等価内部電流源の評価....................................	50
3.6	モデル構造・モデル化手法の他の LSI への適用............	52
3.7	シリコン基板起因の結合を含む機能ブロック単位の LECCS-core モデル構	
	築のまとめ	59

第4章	機能ブロックごとの電源電流抽出と LSI の電源電流解析	61
4.1	まえがき	61
4.2	従来の電源電流抽出手法とその課題..........................	61
4.3	磁界プローブを用いた電流測定	63
	4.3.1 DUT の仕様	63
	4.3.2 測定環境	64
	4.3.3 電圧から電流への校正係数の導出	65
	4.3.4 <b>アベレージング測定</b>	67
4.4	電流要素抽出....................................	69
	4.4.1 電流を構成する要素	69
	4.4.2 各要素の抽出	71
	4.4.3 その他のブロックの電流要素抽出	74
4.5	プログラム依存性を考慮した電流解析.......................	76
	4.5.1 時間領域での電流解析	76
	4.5.2 周波数領域での電流解析	80
4.6	データ依存性を考慮した電源電流解析.......................	82
	4.6.1 データ依存性を考慮した電流要素抽出	82
	4.6.2 データ依存性を考慮した時間領域での電流解析	85
	4.6.3 データ依存性を考慮した周波数領域での電流解析	88
4.7	電源電流解析のまとめ...............................	90
第5章	結論	91
略語,用	1語,文字の定義	95
参考文南	χ	97
研究業績		101
		4.0 -
謝辞		105

# 第1章 序論

#### 1.1 研究背景

ディジタル機器の高機能化・複合化に伴い, CPU やメモリといった機器内で使用されるLSIに高い性能が必要となってきており, LSIの動作周波数はGHz 領域にまで達している.また,半導体プロセスは32nm 28nm 22nmと微細化が進んでおり, LSI に集積されるトランジスタ数が数億個と飛躍的に増大し,それらトランジスタのスイッチング動作に起因して発生する高周波電流が増大してきている.その結果, LSIの電源系電流は,より高い周波数の高周波電流を含むようになってきており,この高周波電流がパッケージやプリント回路基板(Printed Circuit Board: PCB)上の電源供給回路網(Power Distribution Network: PDN)を流れることでディジタル機器の開発において以下のような点が課題となっている.

- Power Integrity (PI)問題 寄生インダクタンスや寄生抵抗により電源やグラウンドの電位変動,すなわちパワー バウンス (Power Bounce)およびグラウンドバウンス (Ground Bounce)が発生し, パワーインテグリティ[1][2]が悪化し誤動作を引き起こす.
- 2. Signal Integrity (SI)問題 信号の高速化やプリント回路基板の高密度実装化に伴う信号の反射やクロストーク といった信号品質の劣化に加え,PIの悪化に伴い,ジッタや波形歪が発生し,シグ ナルインテグリティ[3]が悪化する.
- 3. Electromagnetic Interference (EMI:電磁妨害)問題 従来から問題とされている高速高周波信号によるコモンモード放射等の不要電磁放 射の問題に加え,電源系高周波電流によりEMIレベルが悪化する.EMIに関して は世界各国で規制や基準が存在し,日本でもVCCI(Voluntary Control Council for Interference Information Technology Equipment:情報処理装置等電磁波障害自主規制 協議会)で自主規制されており,市場に出荷する機器については各メーカで基準を 満たしていることを保証する必要がある.
- 4. Intra-System Interference 問題

携帯電話を代表とする無線機能を備えた機器において,機器内のディジタル回路の 動作により発生した不要電磁波が RF回路に干渉し,通信品質に悪影響を及ぼすと いった近距離での EMI 問題であり, Intra-EMC, あるいは,自家中毒と呼ばれるこ ともある. SI/PI 問題については,従来は伝送線路のインピーダンスマッチングやダンピング抵抗 の追加といった対策に加え,電源・グラウンド配線間へのバイパスコンデンサの追加や, プリント回路基板内への平板状の電源・グラウンド面(通称,べた面)の設置といった対 策により,電源供給系のインピーダンスを低減することで改善を図ってきた.現在はLSI 内部やパッケージ上にキャパシタを搭載することで,より高周波領域まで電源供給系のイ ンピーダンスを低減し,SI/PIの改善を図っている.また,EMI 問題については SI/PI 問題 と同様の対策に加え,試作後に EMI 測定を行い,EMI 対策部品の追加,シールディング の強化といった対策が行われている.さらに,自家中毒問題に関しては SI/PI/EMI 問題と 同様の対策に加え,無線通信の周波数帯にLSI の動作周波数の高調波が入らないよう動作 周波数を選定し,自家中毒による通信品質の劣化を防ぐといった対策も実施されている.

これらの問題,特に EMI や自家中毒問題は試作後の機器開発の下流工程(量産に近い 工程)で顕在化するため,一旦問題が発生すると回路やプリント回路基板の再設計まで開 発が後戻りしたり,納期優先でコストを度外視した対策を行ったりすることとなり,開発 期間・コストの増大につながる.

一方で,これらの課題に対して,試作前に電磁界シミュレーションを行い,設計段階で 課題発生のリスクを抑えることも実施されている.試作前のシミュレーションでは主に市 販の電磁界解析ツールが使われており,パッケージやプリント回路基板の電磁特性が精度 良く求められている.しかしながら,電磁界解析により求められたパッケージやプリント 回路基板の寄生成分を考慮した電源インピーダンス,信号線の反射特性や透過特性といっ た受動回路としての特性をLSIのモデルと組み合わせて,LSIが動作した際のパワーバウ ンスやグラウンドバウンス , EMI といった特性の解析を行うことは解析時間と精度の問 題で実設計に適用するのは困難である.精度を追求する場合,SPICE モデルのようにLSI 内部を詳細に記述したモデルが必要となるが,数億トランジスタが集積された LSI 全体 を SPICE モデルで記述し, 全回路を同時に解析することは現在のコンピュータの処理性 能では実用上不可能である.このため文献[4][5]ではノイズ源としてガウシアンパルスを 用いるとともにモデルの縮約により解析規模を小さくしたり、解析を並列処理することで |解析時間の短縮を図っている.逆に,解析時間を考慮し,LSIのI/Oバッファを電流電圧 特性で表した IBIS ( Input/Output Buffer Information Specification ) モデル [6][7] のような 簡易モデル\*を用いた場合はLSIの電源電流を正確に表すことができず,解析結果が実測 とは一致しない.そこで,近年,電源系高周波電流やEMCのシミュレーションに向けて, LSIの電源・グラウンド電流の振る舞いを表す EMC マクロモデルの開発・国際規格化が なされている [8][9].

こういった背景のもと,本論文では洗濯機や冷蔵庫といった家電機器からテレビやハー ドディスクレコーダといった AV 機器まで広範囲に使われているマイクロコントローラ (以下,マイコン)を対象として,その機能ブロックを構成単位とし,機能ブロック間の 内部結合を含めた EMC マクロモデルの構造およびその構築方法について提案している.

<sup>\*</sup>IBIS の最新バージョン (Ver. 5.0) では SPICE モデルような詳細なモデル記述が可能となっているが, このバージョンを用いた解析では SPICE 同様,解析規模,解析時間が課題となる.

## 1.2 EMCマクロモデル

1.1 節で述べたように EMC シミュレーションに必要な LSI のモデルには, LSI の電源・ グラウンドの高周波電流の振る舞いを精度良く表し,かつ,数億トランジスタの LSI にも 適用可能なできるだけ簡略化したモデルであることが求められる.このようなモデルは, SPICE のような詳細モデルではない,主に PI/EMC シミュレーション用のモデルであるこ とから EMC マクロモデルと呼ばれている.

現在,研究が進んでいるLSIのEMCマクロモデルは基本的にPDN(Power Distribution Network)と励振源(電流源や電圧源)の組み合わせで構成されており,PDNを主にR,L,Cの線形素子のみでモデル化することで,SPICEモデルなどの非線形素子を含むモデルに比べて電源系高周波電流を高速に解析することを可能としている.また,励振源としてLSIの内部回路の動作に起因する電源電流や電圧変動まで考慮することで精度良くPI/EMIを解析することが可能となる.

国際規格化が進められている ICEM-CE (Integrated Circuit Emission Model - Conducted Emission)<sup>†</sup>も電源・グラウンドのネットワーク<sup>‡</sup>とIA (Internal Activity)と呼ばれる励振 源の組み合わせとなっている [9][10][11].また,専用のツールを用いて,LSIのレイアウト情報やロジックシミュレーション結果から抽出される CPM (Chip Power Model)[12] やLPM (LSI Power Model)[13] も R, L, C の等価回路と電流源で構成されている.我々の研究グループでも,EMC マクロモデルの一つとして,LSI の内部を線形等価回路と等 価内部電流源で表現する電源系デバイスモデルを開発しており,これを LECCS (Linear Equivalent Circuit and Current Sources) モデルと呼んでいる [14]-[22].これら EMC マクロモデルの概要は以下の通りである.

モデル名	研究・開発の主体	特徴
	ATMEL 等の欧州の	PDNとIA(電流源や電圧源)でモデルを構成.
ICEM	半導体メーカ	CE/RE:Conducted/Radiated Emissionの2種類.
		現在 IEC SC47A で規格化が進行中 .
СРМ	Apache (ANSYS),	PDN と電流源でモデルを構成. RedHawk とい
	Infineon 等	うツールで LSI の設計情報から生成.
LPM	Cadence,富士通等	PDN と電流源でモデルを構成.詳細は不明.
LECCS	京都大学,岡山大学,	線形等価回路と等価内部電流源でモデルを構成.
	日本の半導体メーカ等	LECCS-coreとLECCS-I/Oの2種類.

 Table 1.1: EMC Macro-models

(\*) これらのモデルに明確な定義の違いはなく,厳密に区別することは難しい.

これらの EMC マクロモデルのモデル構築方法に関しては,LSI の内部回路やレイアウ トデータをもとにシミュレーションにもとづいてマクロモデルを生成する,あるいは,イ

<sup>†</sup>当初, Conducted Emission 解析用のモデルが ICEM と呼ばれていたが, Radiated Emission (RE)解析 用のモデルと明確に区別するため,現在は ICEM-CE と呼ばれている.

<sup>‡</sup>ICEM でも電源・グラウンドのネットワークを PDN と表現しているが, ICEM の場合は Passive Distribution Network の略である.これは LECCS モデルの線形等価回路モデルに相当する.

ンピーダンスや電源電流の測定結果をもとにモデルを生成するといった,二つの面から 研究が行われている.ただし,CPM やLPM は主に半導体ベンダーと半導体の設計・解析 ツールベンダーから提案され,ICEM やLECCS モデルは主に半導体ユーザから提案され たという違いがあり,前者はシミュレーションによるモデル構築,後者は実測によるモデ ル構築の研究を中心として進んでいる.シミュレーションによるモデル構築ではLSIの設 計情報を使ってLSIの試作前にモデルを生成することが可能であるが,レイアウト情報 のような大規模なデータを扱う必要があり,また設計情報の入手が必須といった課題があ る.一方で,実測によるモデル構築では,LSIのインピーダンスや電源電流の実測値から モデルを生成するため,ほぼすべてのLSIのモデル化が可能である.しかし,測定結果に は測定誤差が含まれる,LSI試作後でなければモデル化できないといった課題がある.

本論文では, EMC シミュレーションの実現にはプリント回路基板上のすべての LSI をモ デル化する必要があることを考慮し,実測によるモデル化に取り組み, EMC シミュレー ションの精度向上に向けて,機能ブロックを構成単位とする EMC マクロモデルの新たな 構造,必要な構成について提案する.

## 1.3 従来のマクロモデル化アプローチと課題

一般にLSIはFig. 1.1 に示すようにCore部とI/O部に分けることができる.本論文で対象としているマイコンではCore部は演算器を含むCPU(Central Processing Unit),プログラム格納用のROM(Read Only Memory),演算等に用いる一時記憶用のRAM(Random Access Memory),クロック信号分配用のクロックツリーといった論理回路やメモリで構成されており,電源・グラウンドを除き,直接外部回路とは繋がっていない回路部である.I/O部はデータ送受信やクロック入力等のため外部回路と接続している回路部である.ICEM-CEモデルはCore部のモデルであり,I/O部のモデルとしてはIBISモデルを用いるこ



Figure 1.1: Configuration example of LSI.

とでLSI全体をシミュレーションすることを目指している[23][24].同様にCPMについて もIBISと組み合わせてLSI全体をシミュレーションする研究が行われている[25].LECCS モデルではCore部,I/O部それぞれのモデルをLECCS-coreモデル[18]-[20],LECCS-I/O モデル[21][22]と呼び,主に別々にモデル化することを検討しているが,ICEM-CEモデ ルと同様にLECCS-coreモデルとIBISモデルを組み合わせる研究も行われている[26].本 論文ではLECCS-coreモデルを対象としている.

LECCS-core モデルは前節で述べたように,線形等価回路と等価内部電流源で構成される.この節では線形等価回路モデル構築と等価内部電流源の抽出に関して,個別に従来手法とその課題について示す.

#### 1.3.1 線形等価回路モデル構築における課題

これまで, Fig. 1.1 に示すような複数の電源・グラウンド端子を持つ LSI の LECCS-core モデルを構築する場合には,以下のような手順でモデル化を行ってきた [16][19][20].

- 1. 供給電圧や端子名をもとに各電源・グラウンド端子を Core 部用と I/O 部用に分類 する.
- 2. 直流抵抗値をもとにそれぞれの電源・グラウンド端子をブロック分けする.
- 3. ブロックごとに LECCS-core モデルを構築する.

すなわち,各電源端子間,各グラウンド端子間の直流抵抗を測定し,抵抗値が数 以下の 場合には同じ機能ブロックに属する端子,それ以外の場合は異なる機能ブロックに属する 端子として分類し,同じ機能ブロックに属する端子のインピーダンスを測定し,線形等価 回路を構築していた.しかし,このようなモデル化手法では,LSI内部で各機能ブロック 間や端子間に高周波での結合があってもそれらを無視することとなる.そこで本論文で は,EMCシミュレーションの精度向上に向けて,従来の機能ブロック単位のモデルを改 良し,内部結合を含む機能ブロックを構成単位とする新たな線形等価回路構造と等価回路 の各回路素子の値の決定方法を提案する.本論文では内部結合として

- メタル配線やゲートに起因すると推定される結合
- シリコン基板 (substrate) に起因すると推定される結合

の2種類の結合に着目している(詳細は後述).

LSI 内部のメタル配線やゲートに起因すると推定される結合に関する課題

Fig.1.2(a) に示すマイコン(H8S/2623)ではI/O1はI/O部に属する電源端子であり,Core1, Core3はCore部に属する電源端子である[27].すなわち,I/O1とCore1,Core3は異なる 電源系に属する電源端子であり,従来のモデルではそれぞれI/O部,Core部として独立に モデル化されていた[19].しかし,実際には2つの電源系間に内部結合が存在しており, Fig.1.2(b)に示すように,I/O1にバイパスコンデンサ(以下,パスコン)を付加するとCore 部に属する2本の電源端子(Core1,Core3)間の伝達インピーダンスが変化する現象が 観測される.この現象を各電源系を個別にモデル化している従来のモデルを用いたシミュレーションでは再現することができない.これは機能ブロック間の結合を無視しているためである.Fig.1.2(b)を見ると,パスコンの有無によるインピーダンス変化は100MHzを超える高い周波数領域で発生しており,この結合はLSI内部のメタル配線やゲートで発生する寄生容量に起因する内部結合と推定される.このような現象をシミュレーションで再現するためには,異なる電源系に属する機能ブロック間であっても,LSI内部に存在する高周波での結合をモデル化の際に考慮する必要があるといえる(詳細は第2章参照).



(a) LSI with a bypass capacitor on an (b) Transfer impedance between Core1 and Core3 of I/O power pin (I/O1). H8S/2623.

Figure 1.2: Peak frequency shift of the transfer impedance between power pins.

また,等価回路の各素子のパラメータの決定については測定したインピーダンスの絶対 値のみを用いるアルゴリズムが提案されている[28].このアルゴリズムはLSIの電源・グ ラウンド端子間を1ポート回路として観測した際に,例えばFig.1.3に示すように,イン ピーダンス特性において共振と反共振が単純に現れることを利用し,等価回路の回路素子 の値の最適化を図るものである.この手法では以下の手順により,非常に短時間で等価回 路の各回路素子の最適値が求められている.

- 1. インピーダンスの絶対値の周波数特性から極小値を谷として谷の数と周波数を求める.
- 2. 谷の数から RLC 直列回路の段数を決定する.
- 3. 谷の周波数から RLC の初期値を決定する.
- 4. 局所探索法により RLC の値を改善する.

ここで提案されている方法はインピーダンスの絶対値のみを考慮したものであり,位相 情報については考慮されていない.しかしながら現実には,単純な誘導性(L性),容量 性(C性)で説明ができない位相も観測されており(Fig.1.4),従来手法のように絶対値 だけで等価回路を求めても位相をシミュレーションで再現することは難しい.また,実際



Figure 1.3: Impedance characteristic (magnitude) of a power pin.

のLSIでは複数の機能ブロックで発生した高周波電流を重ね合わせたものが電源端子を 流れており,この電流を解析で求める場合には位相情報を無視することはできない.さ らに,前述の手法は1ポートのインピーダンスを対象としたものであるため,各ブロック (ポート)間の伝達特性を考慮する必要がある多電源端子(複数ポート)のモデルの等価 回路構築には適用できない.従って,等価回路の構造および等価回路を構成する各回路素 子の値の決定には多電源端子(複数ポート)に適用可能で,かつ,位相情報を考慮した新 たなパラメータ決定方法が必要である.



Figure 1.4: Impedance characteristics (phase) of a power pin.

そこで本論文では第2章において,電源が分離されているブロック間の高周波領域での 結合を含んだ3ポートの線形等価回路構造と,その等価回路内の各回路素子の値を決定 する方法として,駆動点インピーダンスと伝達インピーダンス両方の絶対値・位相を考慮 し,複数ポートに適用可能な新たなパラメータ決定方法を提案している.

LSI 内部のシリコン基板 (substrate) に起因すると推定される結合に関する課題

現在機器で使用されているマイコンではH8/3694FやMN101CF91D(Fig.1.5,Fig.1.6)のように複数の電源ピンを持っているが,LSIの内部でグラウンドが相互に接続されており,グラウンド端子は共通となっているLSIが多数存在する[29][30].



Figure 1.5: H8/3694F (left) and MN101CF91D (right).



Figure 1.6: Block diagram of H8/3694F and MN101CF91D.

Fig.1.5, 1.6 に示した LSI は内部にアナログ部,コア部,I/O部を備え,各ブロックの電源 端子がそれぞれ AV<sub>CC</sub>(V<sub>ref+</sub>), V<sub>CL</sub>(V<sub>DD18</sub>), V<sub>CC</sub>(V<sub>DD33</sub>)となっているのに対し,グラウンド 端子は V<sub>SS</sub> が1本だけである<sup>§</sup>.また,どちらの LSI も内部に降圧回路(voltage regulator) を備え,3.3V 電源(V<sub>CL</sub>)や1.8V 電源(V<sub>DD18</sub>)は5V 電源 V<sub>CC</sub> あるいは3.3V 電源 V<sub>DD33</sub> から LSI 内部で生成される.文献[20]ではこういった LSI の一つである H8/3694F を Fig. 1.7 に示すようにモデル化している.



Figure 1.7: Conventional LECCS-core model of H8/3694F.

Fig. 1.7 のモデルの場合, Fig.1.8(a) に示すように各電源端子の駆動点インピーダンスに 関しては実測結果を精度良く再現している.しかし, Fig.1.8(b) に示すように, 伝達イン ピーダンスについてはあまり一致しておらず,特に低周波領域の伝達インピーダンスが正 しく表現できていない.駆動点インピーダンスはよく一致していることから, 伝達イン



Figure 1.8: Impedance characteristics of the conventional model for H8/3694F.

<sup>§</sup>Fig.1.6 では I/O ブロックに属する I/O 端子を省略しており,図示していない.

ピーダンスのモデル精度を向上するためには,等価回路の各回路素子のパラメータを調整するだけではなく,等価回路の構造を見直す必要があるといえる.Fig.1.8(b)をみると, 特にZ<sub>AVCC-VCC</sub>では低周波領域でのインピーダンスが平坦になっており,抵抗性を示している.これは,AVCC,VCC,VCLが異なる電源系でありLSI内部で分離されていることから,各電源に対するグラウンドについてもグラウンド間でノイズが伝播するのを防ぐためにLSI内部では分離されていることを示しているのではないかと推測する.つまり, 本LSIはグラウンド端子を1本しか備えておらず,各電源共通となっているため,LSI内部で分離されているのではないかと推測する.

そこで本論文では第3章において,複数の電源端子間の伝達インピーダンス特性を精 度良く表現可能な線形等価回路の構築に向けて,シリコン基板の結合を考慮した新たな 等価回路構造を提案している.この等価回路構造では,シリコン基板を介した結合を抵抗 素子を用いた等価回路で表し,グラウンド側に抵抗素子を挿入して各電源端子に対応す るグラウンド間を分離している.また,このモデルではシリコン基板とQFP(Quad Flat Package)のダイサポート間や,ダイサポートとプリント回路基板のグラウンド間に発生 する寄生容量も考慮に入れている.

#### 1.3.2 等価内部電流源モデル構築における課題

等価内部電流源(例えば, Fig.1.7の $\dot{I}_{s-core}$ , $\dot{I}_{s-nalog}$ )はLSIの動作に起因して発生する電源電流をマクロに表現するために線形等価回路内部に配置される電流源であり, 直接実測することは不可能である.そこでLECCSモデルの研究グループにおいてはプリント回路基板とLSI内部それぞれのインピーダンスで決まる電流変換係数行列Kを用いて周波数軸で抽出する研究が報告されている[20].電流変換係数行列Kとは線形等価回路内部に配置した等価内部電流源から各電源端子への伝達インピーダンスの比であり,その等価内部電流源から各電源端子に流れ出す電源電流の割合を表すものである.各電源端子の電流に対して電流変換行列Kの逆行列をかけることで等価内部電流源を推定することができる(詳細は3.5節参照).しかし,マイコンのようにプログラムに応じて動作が変化するLSIの場合,動作の変化に応じて等価内部電流源も変化するが,文献[20]では等価内部電流源モデルの構築において,プログラム依存性までは考慮されていない.

一方で, ICEM モデルではプログラム依存性を考慮して等価内部電流源モデルを抽出し, EMC シミュレーションに適用する研究もいくつか報告されている[31]-[36].

文献 [31]-[33] では SPICE モデルを用いて論理ゲートの入力波形や出力負荷に応じて電源電流が変化することを示し、入力波形や出力負荷に依存する各ゲートの電源電流波形を重ね合わせることで電流シミュレーションが可能であることが報告されている.また、この考え方にもとづき論理ゲートの電流を重ね合わせて電源電流を求める独自開発のツール(NEMO:Netlist-based Emission MOdels)で SPICE シミュレーションと同等の精度のシミュレーション結果が短時間で得られることも報告されている.

文献 [34]-[36] では PIC (Peripheral Interface Controller) マイコンを対象として命令コー ドごとに測定した電源電流を EMC マクロモデルの電流源とし,これらをプログラムに応 じて切り替えることで LSI の電源電流シミュレーションを行っている.その結果は実測と よく一致している.さらに,文献[35],[36]ではマイコンのパイプライン処理も考慮して 解析を行った事例が示されている.

パイプライン処理とは,命令の処理をいくつかの処理ステージに分割し,各ステージを 並列に実行することでマイコンの処理性能を向上する方法である[37].Fig.1.9に概念図を 示す.Fig.1.9には3段パイプラインの例を示しており,処理が命令フェッチ(Fetch),デ コード(Decode),実行(Execute)の3段のステージに分けられ,並列処理されている.

しかしながら, 文献 [31]-[33] では論理ゲートごとのモデル化, 文献 [34]-[36] では命令 コードごとのモデル化であるため, ゲート種類もしくは命令コードの数だけモデルが必要 となり, モデル規模が大きくなる.また, 文献 [31]-[33] のモデルではモデル構築には論 理ゲートの SPICE モデル等の LSI の製造プロセスに関わる詳細情報が必要となるが,通 常,半導体ユーザが基板上に搭載されている全 LSI の詳細な SPICE モデルを入手するこ とは非常に困難である.



Figure 1.9: Pipeline process.

さらに,文献[34]-[36]ではシミュレーションにより得られた電流波形から電源電流の 周波数スペクトルを求めて実測との比較を行っている.比較結果をみると,動作クロック 周波数の低次の高調波に関してはよく一致しているが,次数間調波に関してはずれが大 きい.EMIは通常,遠方(3mや10m)の電界の最大値で規制されるため,ピーク値が重 要であり,動作クロック周波数の高調波を考慮することで問題はない.しかし,自家中毒 問題(Intra-EMC問題)の場合には,ノイズ源となるLSIとノイズを受けて誤動作や感度 劣化を起こす回路が同じ機器内や同じプリント回路基板上に存在することが多く,非常に 近距離での妨害となる.このため,微小なレベルでも問題を発生する可能性があり,次数 間調波に関しても精度が必要となる.次数間調波は,例えば一定間隔でのメモリアクセス や,一定間隔でのデータ送受信等,擬似的な長周期成分が存在することで発生するもので あり,完全なクロック同期回路であってもなくすことはできない.Fig.1.10に8ビットマ イコンを10MHzで動作させた際の電流スペクトルの例を示す.EMI規制ではマークを付 けた10MHzの高調波のみを考慮すれば良いが,自家中毒問題の場合は高調波間に発生す る次数間調波も非常に重要となる.

そこで本論文では第4章において,LSIの電源電流のプログラム依存性について論じて

いる.8ビットマイコンを対象として,従来のようなゲートごとや命令ごとではなく,機 能ブロックごとの時間領域での電源電流を抽出し,マイコンで実行するプログラムに応じ て動作する機能ブロックの電源電流を足し合わせることで,プログラムに応じて変化する LSIの電源電流の予測を実現している.また,プログラムで扱うデータに応じて電流が変 化することを示し,データの違いを考慮することで電源電流の解析精度が向上することを 示している.



Figure 1.10: Current spectrum of a microcontroller operated at 10MHz.

#### 1.4 EMCマクロモデルに関する提案の概要と論文の構成

本論文では EMC マクロモデルである LECCS モデルに関して,特に LECCS-core モデ ルを対象として前節で述べた課題を解決し,モデル精度を向上するために行った研究につ いて論じる.具体的には複数の機能ブロックを備えるマイコンを対象とし,機能ブロック を構成単位とした EMC マクロモデルの構築に向けて,(1)機能ブロック間の内部結合を 含む新たな EMC マクロモデルの構造,(2)駆動点インピーダンスおよび伝達インピーダ ンス両方の絶対値と位相を考慮して線形等価回路の各回路素子の値を決定する方法を提 案する.さらには,機能ブロックごとの等価内部電流源モデルの提案に向けて,(3)各機 能ブロックの電源電流抽出と抽出した電源電流を用いて LSI の電源電流を予測する方法に ついて論じている.以下に本論文の構成を示す.

第2章では,まず,マイコンが有する複数の機能ブロック(コアブロック,I/Oブロッ ク,アナログブロック等)間において,Sパラメータを測定し,従来のLEECS-coreモデル では無視されていたブロック間内部結合(IBC: Inter-Block Coupling)が存在することを 示している.Sパラメータの測定結果からは100MHzを超える高い周波数領域で結合が見 られ,この結合は主にLSI内部のメタル配線やゲートに起因する容量性の結合と推定され る.そこで,マイコンを各機能ブロックに分割してマクロモデルを構築する場合の,IBC を含む線形等価回路モデルの構造,および,各回路素子の値の決定方法について提案して いる.従来,複数の機能ブロックと複数の電源端子を持つLSIに関しては,電源端子間の 直流抵抗の大小に応じて各電源端子を機能ブロックに分け,各機能ブロックを個別にモデ ル化してきた.しかし,実際には高周波領域において,たとえ電源が分離されているブ ロック間であっても,それらはLSI内部で結合しており,そのIBCを考慮して線形等価回 路を構築する必要がある.第2章では機能ブロックごとに独立した電源端子とグラウンド 端子を持つ8ビットマイクロコントローラを対象とし,コアブロックとI/Oブロック間の 電源端子間に高周波において IBC が存在することを実測により示し, この IBC を含んだ 3ポートの線形等価回路モデルを提案している.このモデルを用いることで,I/Oブロッ クに属する電源端子へのバイパスコンデンサ接続の有無によって生じるコアブロック用電 源端子の内部インピーダンス変化がシミュレーション可能となることを示している.ま た,提案した3ポートの線形等価回路モデルの各回路素子の値を決定する方法として,等 価回路のインピーダンスを各回路素子の値を変数とした式で抽出する記号解析 (Symbolic Analysis)を行い,抽出したインピーダンスが実測のインピーダンスと一致するように最 小二乗パラメータ最適化により回路パラメータを決定する新たな方法を提案している.最 小二乗パラメータ最適化においては駆動点インピーダンスと伝達インピーダンス両方の 絶対値・位相を考慮している.

第3章では,複数の電源端子間の伝達インピーダンス特性に注目し,より実測値に近い 特性を示す線形等価回路を構築することを目的として,新たな線形等価回路モデルの構造 を提案している.本章では,電源系は複数に分離されているが,各電源系に対応するグラ ウンド端子は共通であるマイクロコントローラを対象としている.このLSIでは内部で分 離されているグラウンド間がシリコン基板を介して結合していると推定し,この結合を抵 抗素子を用いた等価回路で表現してグラウンド側に挿入することで各電源に対応するグラ

ウンド間を分離した構造の等価回路モデルを提案している. グラウンド側を抵抗素子で分 離した構造としたのは,従来のモデルでは,異なる電源系に属する電源端子の駆動点イン ピーダンスについては実測とよく一致しているのに対し,電源端子間の伝達インピーダン スについては低周波数領域で実測と差があり,かつ,低周波数領域では平坦性(抵抗性) を示しているためである.本モデル化においても,第2章で提案した記号解析(Symbolic Analysis)と駆動点インピーダンス,伝達インピーダンス両方の絶対値・位相を考慮した 最小二乗パラメータ最適化により回路パラメータを決定するモデル構築手法を適用して いる.さらに,異なる8ビットマイコンに対しても同様の等価回路構造・モデル化手法を 適用し,等価回路構造・モデル化手法が広く適用できることを実証している.なお,この モデル化の際には LSI のシリコン基板 (substrate)と QFP (Quad Flat Package)のダイサ ポート間や、ダイサポートとプリント回路基板のグラウンド間に発生する寄生容量を考慮 に入れている.この寄生容量は10pF程度と非常に小さい値ではあるが,数百 MHz を超 える高周波電流が流れる経路として無視することはできず, EMC シミュレーションにお いては非常に重要であるといえる.本章ではプリント回路基板のグラウンドとダイサポー ト間の距離を変更して、寄生容量を変化させ、その変化が本章で述べたモデル化手法を用 いることで正しくモデルに反映されることを確認している.

第4章では、8ビットマイコンの各機能ブロックの電源電流抽出とそれらを組み合わせ た時間領域でのマイコンの電源電流解析法について論じている.本章では、機能ブロック ごとの電源電流を実測によって求め、それらをマイコンで実行するプログラムに応じてパ イプライン処理を考慮して足し合わせることで、プログラムや動作周波数を変更した場 合でも電源電流のシミュレーションが可能であることを示している.電源電流測定におい ては、磁界プローブを用いて電源電流を測定しており、アベレージングを行うことで S/N 比を改善し、微小な電流まで測定できることを示すとともに、測定された電流波形から機 能ブロックごとの電流を分離する方法についても述べている.また、実行するプログラム を変更した場合の LSI の電源電流の時間波形を、抽出したブロックごとの電源電流を合成 することにより求め、その時間波形の周波数スペクトルを求めると、動作クロック周波数 の高調波だけでなく、イントラ EMC<sup>II</sup>で問題となる次数間調波も精度良く予測することが できることを示している.さらには、プログラムで扱うデータの値に応じて電源電流が変 化することを示し、データの違いを考慮することで電源電流の解析精度が向上することを 示している.

第5章は結論であり,本論文で得られた成果について要約するとともに,今後取り組む べき課題と将来の展望について述べている.

<sup>&</sup>lt;sup>1</sup>携帯電話のように通信回路とディジタル回路の両方を備えた機器において,ディジタル回路で発生した ノイズが通信性能を劣化させる現象.自家中毒と呼ばれることもある.

# 第2章 機能ブロック間結合を考慮した LECCS-coreモデル

#### 2.1 まえがき

本章では,複数の機能ブロックと複数の電源端子を持つLSIを対象として,機能ブロックを構成単位とし,機能ブロック間の内部結合(IBC:Inter-Block Coupling)を含めた新たな線形等価回路構造とその構築方法について提案している.本章では特に,LSI内部のメタル配線やゲートで発生する寄生容量に起因すると推定されIBCに着目して新たな線形等価回路構造を提案している.

従来,複数の機能ブロックと複数の電源端子を持つLSIに関しては,電源端子間の直流 抵抗の大小に応じて各電源端子を機能ブロックに分け,各機能ブロックを個別にモデル化 してきた[16][20].しかし,実際には高周波領域において,LSI内部のメタル配線やゲー トで発生する寄生容量に起因すると推定される機能ブロック間のIBCが存在しており,こ のIBCを考慮して線形等価回路を構築する必要がある.そこで,本章では機能ブロック ごとに独立した電源端子とグラウンド端子を持つ8ビットマイクロコントローラを対象 とし,電源系が異なる機能ブロック(コアブロックとI/Oブロック)の電源端子間に高周 波においてIBCがあることを実測により示し,このIBCを含んだ3ポートのLECCS-core モデル構造を提案している.また,この3ポートのLECCS-core モデルの線形等価回路の 各回路素子の値を決定する方法として,駆動点インピーダンスと伝達インピーダンス両方 の絶対値・位相を考慮した新たなパラメータ決定方法を提案している.本章で提案したモ デルを用いることで,I/Oブロックに属する電源端子に容量(バイパスコンデンサ)を接 続した際にコアブロック用電源端子の内部インピーダンスの共振周波数が変化する様子を シミュレーションで再現することが可能となる.

## 2.2 LECCS-core モデルの従来の線形等価回路構築方法

第1章序論でも述べたように,一般にLSIはFig.2.1 に示すようにCore部とI/O部に分けられる.Core部は電源・グラウンドを除き,直接外部回路とは繋がっていない演算回路部であり,I/O部はデータ送受信のため外部回路と接続している入出力回路部である.これら2つの回路部のそれぞれで,トランジスタのスイッチング動作に起因して,EMIの原因となる電源系高周波電流が発生する.

これまで,このような複数の電源・グラウンド端子を持つLSIのLECCS-coreモデルを



Figure 2.1: Basic configuration of an LSI.

構築する場合には以下のような手順でモデル化を行ってきた[16].

1 供給電圧や電源端子名をもとにCore回路用の電源端子とI/O回路用の電源端子を分ける.

2 直流抵抗値をもとに各回路用の電源・グラウンド端子をブロック分けする.

3 ブロックごとに LECCS-core モデルを構築する.

しかし,このようなモデル化手法では,各機能ブロック間や端子間に高周波での結合が あってもそれらを無視することとなる.実際に,Fig.2.2 に示すように,8ビットマイコン H8S/2623のI/O部の電源端子(I/O1)にバイパスコンデンサ(以下,パスコン)を付けた 際に,Core部に属する2本の電源端子(Core1,Core3)間の伝達インピーダンスが変化 する様子も観測されているが,従来のモデルを用いたシミュレーションではこの変化を再 現することはできない.

そこで本章では、マイクロコントローラ H8S/2623 を対象として、Core 部と I/O 部が高 周波においてブロック間結合していることを示し、ブロック間結合を考慮した 3 ポートの LECCS-core モデル構造とその構築方法を提案する.さらに、その 3 ポートの LECCS-core モデルを用いることで、I/O 部の電源端子に付加したパスコンによる Core 部の電源端子か ら観測される LSI 内部のインピーダンス変化をシミュレーションすることが可能となるこ とを示す.

また,従来のLECCS-core モデルではRLC 直列回路を複数並列に接続した形で線形等価 回路を表現しており,線形等価回路の各回路素子の値の最適化方法としてインピーダンス の絶対値を用いるアルゴリズムが提案されている[28].このアルゴリズムはLSIの電源・ グラウンド端子間を1ポート回路として観測した際にFig.2.2(b)に示すようにインピーダ ンス特性において共振と反共振が単純に現れることを利用しており,以下の手順で回路素 子の値の最適化を図るものである.本手法により,非常に短時間で各回路素子の最適値が 求められている.



(a) H8S/2623 with a bypass capacitor (b) Transfer impedance b on an I/O power pin (I/O1). H8S

(b) Transfer impedance between Core1 and Core3 of H8S/2623.

Figure 2.2: Peak frequency shift of the transfer impedance between power pins.

- 1. インピーダンスの絶対値の周波数特性から極小値を谷として谷の数と周波数を求める.
- 2. 谷の数から RLC 直列回路の段数を決定する.
- 3. 谷の周波数から RLC の初期値を決定する.
- 4. 局所探索法により RLC の値を改善する.

しかし,従来の方法はインピーダンスの絶対値のみを考慮しており,位相までは考慮していない.また,1ポートのインピーダンスを対象としたものである.このため,この手法は位相を考慮した3ポートモデルの等価回路構築には適用できない.そこで,本章の3ポートのLECCS-core モデルの構築では,

- 1. 線形等価回路の構造を決定する.
- 記号解析 (Symbolic Analysis) [38][39] と呼ぶ手法を用いて線形等価回路の Z パラ メータを回路素子の値を変数とした数式で抽出する.
- 3. 駆動点インピーダンスと伝達インピーダンス両方の絶対値・位相を考慮して回路素 子の最適値を最小二乗法により決定する.

という新たなパラメータ決定方法を提案している.

#### 2.3 多電源ピンLSIのLECCS-core 従来モデル

今回モデル化対象とした DUT (H8S/2623)のパッケージは 100pin の QFP (Quad Flat Package)であり,その中の電源とグラウンド端子の名称と端子番号を Table 2.1 に示す. 3 つの電源系 (Core:3.3V, I/O:5.0V, Analog:5.0V)を持ち,かつ,それぞれの電源系の 中で異なる複数の電源・グラウンド端子ペアを持つことがこのDUTの特徴である.なお, 各電源端子に対応するグラウンド端子は端子位置を考慮して選定している.

Table 2.1 より,本 DUT の電源端子数は Core 電源:3, I/O 電源:4, Analog 電源:2の9端 子であるが, Analog の VREF 端子 (端子番号 77) は参照電位供給用端子なのでほとんど電 流は流れないため対象外とし,8組の電源・グラウンド端子ペアをもつと考えても問題は ない.

電源種類	ブロック名	端子名(端子番号)
	core1	VCC(6), VSS(8)
Core(3.3V)	core2(PLL)	PLLVCC(59), PLLVSS(57)
	core3	VCC(63), VSS(65)
	I/O 1	PVCC1(17), VSS(15)
I/O(5V)	I/O 2	PVCC2(39), VSS(37)
	I/O 3	PVCC3(52), VSS(54)
	I/O 4	PVCC4(97), VSS(95)
Analog(5V)	analog	VREF(77), AVSS(94)
		AVCC(76), AVSS(94)

**Table 2.1**: Power supply pins and ground pins of H8S/2623.

これらの電源端子のうち Core 用電源の core1 と core3 は電源・グラウンドともに相互に 低抵抗で結線されている.そのため,これまでは core1 と core3 は Fig.2.3 に示すように2 ポートの LEECS-core モデルで表され,その他の電源については1ポートの LECCS-core モデルとして表されていた [18][19].文献 [18] では LSI を実装する基板上の配線のインダ クタンスと浮遊容量をシミュレーション時に考慮することで,このモデルを用いてイン ピーダンス特性を精度よくシミュレーションすることが可能であることが示されている. また,文献 [19] では core1, core3 を低抵抗で接続し 1 つのブロックとしたモデルを用い, core1 にパスコンを付けた場合の電源電流スペクトルを精度良くシミュレーション可能で あることが示されている.しかし,これらの文献ではインピーダンスの位相は考慮されて おらず,また, core1・core3 と I/O1 は分離してモデル化されているため, Fig.2.2 に示す ような I/O 用電源端子の状態の違いによる Core 用電源インピーダンスの変化は再現でき ない.

## 2.4 Sパラメータによるブロック間結合確認

前に述べたように,これまで LECCS-core モデルを構築する際には LSI の各電源端子間 の直流抵抗値を測定し,直流抵抗値をもとに内部を複数のインピーダンスブロックに分割 していた.しかし,それでは寄生インピーダンスによる高周波でのブロック間結合を無視 した形でモデル化を行うことになる.そこで高周波でのブロック間結合の有無を確認し, ブロック間の結合を含めたモデルを構築するため DUT の多ポート S パラメータ測定を行っ



Figure 2.3: Conventional LECCS model for H8S/2623.





(a) Layer 1 (b) Layer 4 **Figure 2.4**: Test board for S parameter measurement.

た.DUTのSパラメータ測定に用いた基板をFig. 2.4 に示す.本基板は4層基板であり, 第1,4層は配線層,第2層はグラウンド層,第3層は電源配線層となっている.第1層に はDUTのみを実装し,他の部品は第4層に実装している.測定器接続用のSMAコネクタ とDUTは第1層を用いて50のマイクロストリップラインで接続している.この基板に 部品を実装し,ネットワークアナライザ(Agilent E5071C)を用いてSパラメータ測定を 行った.測定時には,測定対象以外のポートは50 で終端するとともに,基板上のSMA コネクタからDUTの電源端子までの50 線路の電気長を算出し,ネットワークアナライ ザのポートエクステンション機能を用いて線路の影響を取り除いている.Fig.2.5,Fig.2.6 にDUT 未実装状態でのポートエクステンション機能使用前後での*S*<sub>1/O1-core1</sub> と*S*<sub>core1-core1</sub> (位相)の測定結果を示す.Fig.2.5より,基板上でI/O1-core1間に不要な結合は存在しな いことが確認できる.また,Fig.2.6よりポートエクステンション機能により,1GHzまで



50 線路の影響がほぼ取り除けていることが確認できる.

Figure 2.5: Magnitude of transmission and reflection characteristics.



Figure 2.6: Phase of reflection characteristics.

Fig.2.7 に core1-core3 間の伝達特性の測定結果を示す.なお, S<sub>core3-core1</sub> についてはS<sub>core1-core3</sub>と相反性があり,ほぼ同一であるため省略している.また, Fig.2.8 に core1 と I/O1 間, および, core3 と I/O1 間の伝達特性の測定結果を示す.

Fig.2.7 において  $S_{core1-core3}$  をみると,低周波領域(20MHz 以下)では  $S_{core1-core3}$  が大き く結合は強いが,高周波領域(30MHz 以上)においては  $S_{core1-core3}$  は小さく結合も弱い. 一方, Fig.2.8 の  $S_{I/O1-core1}$  をみると, $S_{core1-core3}$  とは逆に,周波数が低い領域では結合が弱 く,周波数が高い領域では結合が強くなっている.ここで,電流・電圧の結合量として, 5% (S パラメータの値が – 26dB)以上を電源供給回路間の結合を考慮すべき基準とする



Figure 2.7: Transmission characteristics of the core block.



Figure 2.8: Transmission characteristics between I/O1 and the core block.

と, Fig.2.7, Fig.2.8 より, core1 は 30MHz 以下では core3 と強く結合しているが, 140MHz ~ 340MHz の間ではむしろ I/O1 と結合しているといえる.これは文献 [19] で core1 にパ スコンを付けた場合に core3 の電流スペクトルが 30MHz 以下では大きく変化したのに対し,それ以上の周波数帯ではほとんど変化が見られなかったこととも良く一致する.また,570MHz 以上では  $S_{core1-core3}$  で見られる共振と同等の共振が  $S_{I/O1-core1}$  にも多数見られ,これらは寄生結合によるものと推定される.これらの S パラメータ測定結果から,高周波においては core1-core3 間の結合より, I/O1 と core1 間, I/O1 と core3 間の結合をより重視すべきと考えられる.このため, Core 部と I/O1 部とのブロック間結合を考慮し, H8S/2623のLECCS-core モデルは Fig.2.9 で示すように core1-core3 と I/O1 間に LSI 内部で結合した

モデルとすべきであるといえる.



Figure 2.9: LECCS-core model with the coupling to the I/O1 block.

I/O1 と同様に, I/O2 に関して core1, core3 との伝達特性の測定結果を Fig.2.10 に示す. I/O1 と同様に周波数が高い領域において I/O2 への結合が見られるが, I/O1 に比べて若干 結合が弱いことから,まずは I/O1 のみの結合を考慮してモデル化を行うこととした.



Figure 2.10: Transmission characteristics between I/O2 and the core block.

#### 2.5 ブロック間結合を考慮した LECCS-core モデルの検討

ここでは core1-core3 と I/O1 間のブロック間結合を含めた 3 ポートの LECCS-core モデ ルの構築について示す.手順は以下の通りである.

Step1 SパラメータをZパラメータに変換

Step2 Z パラメータから等価回路構造を設定

Step3 Symbolic Analysis により各回路素子の値を変数としたインピーダンスの式を抽出 Step4 等価回路の各回路素子の値を最適化

Step5 構築したモデルの精度検証

#### 2.5.1 S-Z 変換

core1-core3, core1-I/O1, core3-I/O1 それぞれについて測定した S パラメータを以下の 式に従い Z パラメータへの変換を行った.変換後の各 Z パラメータの絶対値と位相をそ れぞれ Fig.2.11, Fig.2.12 に示す.

$$[Z] = [\sqrt{Z_0}]([E] + [S])([E] - [S])^{-1}[\sqrt{Z_0}]$$
(2.1)

	$\sqrt{Z_{01}}$	0	•••	0
[ <u>7</u> ]	0	$\sqrt{Z_{02}}$	•••	0
$[\sqrt{2}] =$	÷	÷	·	÷
	0	0	•••	$\sqrt{Z_{0N}}$

[E]:単位行列

なお,Nはポート数であり,本論文ではN=3である.

#### **2.5.2** 等価回路構造の設定

今回のモデル構築では最初に等価回路の構造を定義し、その後に Symbolic Analysis に より等価回路のインピーダンスを各回路素子の値を変数とした式で抽出し、最後に等価 回路の各回路素子の値を Z パラメータに合うように最適化を行うため、等価回路の構造 をどのように定義するかが非常に重要となる。Fig.2.13 に今回定義した等価回路の構造を 示す.この等価回路では core1-GND1、core3-GND1、I/O1-GND2 の各端子ペアをそれぞ れ core1、core3、I/O1ポートと定義している。core1-core3 間が低周波数領域で結合が強い ことから、core1-core3 (Fig.2.9 の  $Z_{core13}$ )に関しては抵抗 ( $R_{core1}$ ,  $R_{core3}$ )を介した T 型 回路で表し、Fig.2.9 の Inter-Block Coupling を抵抗 ( $R_{IBC1}$ ,  $R_{IBC2}$ )、キャパシタ ( $C_{IBC1}$ ,  $C_{IBC2}$ )、相互インダクタンス ( $M_{VCC}$ ,  $M_{GND}$ )で表す構造としている。なお、LSI内部で は各電源・グラウンドが交互にリング配線されていると予想し、寄生結合は core1-core3



Figure 2.11: Magnitude of measured impedance.



Figure 2.12: Phase of measured impedance.

の電源と I/O1 のグラウンド, core1-core3 のグラウンドと I/O1 の電源間に交差する形で設定している.また,パッケージのリード部での誘導性結合を考慮し,電源端子部分,グラウンド端子部分のそれぞれに相互インダクタンスが発生していると想定している.

## 2.5.3 Symbolic Analysis によるインピーダンスの式の抽出

等価回路のインピーダンスの式の抽出に用いた Symbolic Analysis では各回路素子の値を変数として,3ポートのZパラメータの各要素を複素周波数 sの式として導出する.s 領域の式の導出には SAPWIN\*というソフトを用いた.この時,Zパラメータの各要素は

<sup>\*</sup>http://cirlab.det.unifi.it/Sapwin よりダウンロード可能なフリーウエアである



Figure 2.13: Configuration of equivalent circuit of 3-port LECCS-core model.

sと回路素子の値を用いて次のように表される.

$$Z(s) = f(s; C_{\text{core}}, C_{\text{I/O1}}, \cdots, R_{\text{G-core}}, R_{\text{G-I/O1}})$$
  
=  $f(s; \mu)$  (2.2)

$$\mu = (C_{\text{core}}, \cdots, R_{\text{G-I/O1}})^{\mathrm{T}}, \mu \in \mathbb{R}^{n_{\mu}}$$
(2.3)

ただし,  $n_{\mu}$ は回路素子の次元であり,  $n_{\mu} \in \mathbb{N}$ である. Z(s)を3ポートのZパラメータの 要素で表すと以下のようになる.

$$Z_{mn}(s) = \frac{A_{mn}^{(0)} + \dots + A_{mn}^{(5)} \cdot s^5}{B_{mn}^{(1)} \cdot s + \dots + B_{mn}^{(4)} \cdot s^4} \quad (m, n = 1, 2, 3)$$
(2.4)

ここで係数について,例えば $A_{11}^{(0)} \sim A_{11}^{(5)}$ , $B_{11}^{(1)} \sim B_{11}^{(4)}$ は以下のように求まる.

$$\begin{aligned} A_{11}^{(0)} &= C_{\rm IBC1} + C_{\rm I/O1} \\ A_{11}^{(1)} &= C_{\rm core} \left( C_{\rm I/O1} + C_{\rm IBC2} \right) \left( R_{\rm G-core} + R_{\rm core1} \right) \\ &+ C_{\rm IBC1} \left( C_{\rm I/O1} + C_{\rm IBC2} \right) \left( R_{\rm G-I/O1} + R_{\rm IBC1} + R_{\rm core1} \right) \\ &+ C_{\rm I/O1} C_{\rm IBC2} \left( R_{\rm G-I/O1} + R_{\rm IBC2} + R_{\rm G-core} \right) \\ &\vdots \\ B_{11}^{(1)} &= \left( C_{\rm core} + C_{\rm IBC1} \right) \left( C_{\rm I/O1} + C_{\rm IBC2} \right) \\ &\vdots \end{aligned}$$

これに,ある周波数  $\omega_i$ に関して  $s = j\omega_i$ を代入することで,周波数  $\omega_i$ における Z パラメータを得る.

$$Z_{mn}(j\omega_i) = \frac{A_{mn}^{(0)} + \dots + A_{mn}^{(5)} \cdot (j\omega_i)^5}{B_{mn}^{(1)} \cdot (j\omega_i) + \dots + B_{mn}^{(4)} \cdot (j\omega_i)^4}$$
(2.5)

#### 2.5.4 回路素子の値の最適化

2.5.3 で求めた Z パラメータを  $\zeta(\omega_i)$  と表し,最適化誤差を評価する関数 ( $F_{val}$ )をイン ピーダンスの絶対値,位相両方を考慮して以下のように定義する.

$$F_{\text{val}} = \sum_{i} W(\omega_{i}) \{ \log \left( Z_{\text{mag}}(\omega_{i}) \right) - \log \left( \zeta_{\text{mag}}(\omega_{i}) \right) \}^{2} + \sum_{i} W(\omega_{i}) \{ Z_{\text{pha}}(\omega_{i}) - \zeta_{\text{pha}}(\omega_{i}) \}^{2}$$

$$(2.6)$$

なお, $W(\omega_i)$ は周波数 $\omega_i$ に対する重み付け関数であり,回路素子の値決定の際に周波数に応じて変化する結合の強度を反映するために設けたものである.

この誤差評価関数  $F_{val}$  が最小となるように,式(2.3)の各回路素子の値の最適化を行う. 最適化には MATLAB の Optimization Toolbox で提供されている lsqcurvefit() 関数を用い, 各回路素子の値それぞれの上限値・下限値と初期値,重み付け関数を与え, $F_{val}$  が最小値 となる各回路素子の値を求めた.最適化においてはまず,主に低い周波数領域のインピー ダンス特性から各機能ブロックごとの最適化を行い,次に各機能ブロックを表す回路素子 については得られた値を中心に上限・下限の範囲を小さく,内部結合部分は上限・下限の 範囲を大きく設定して全体の最適化を行った.このように2段階で最適化を行うことで, 初期値に依存して局所解に陥ることを防いでいる.なお,今回の最適化では対象とする周 波数を 10MHz ~ 500MHz とし,周波数ごとの重み付け関数については Fig.2.7, Fig.2.8 に 示した S パラメータの値が – 26dB 以上の周波数に関しては 1.0, – 26dB 以下の周波数に ついては 0.5 と設定した.この一連の最適化を各回路素子の値の初期値を上限値・下限値 の間でランダムに変更しながら 25 回繰り返し,25 回の中で  $F_{val}$  が最小となる回路素子の 値を最終的な最適解とした.繰り返し回数を 25 回としたのはその繰り返しの中で  $F_{val}$  の 最小値がほぼ同程度となる場合が 2~3 回あり,その時の各回路素子の値がほぼ同じ値で あったためである.Table 2.2 に最適化により求められた各回路素子の値を示す.

Circuit Element	Value	Circuit Element	Value
R <sub>core1</sub>	2.48 Ω	L <sub>I/O1</sub>	3.05 nH
R <sub>core3</sub>	2.47 Ω	L <sub>G-core</sub>	0.209 nH
R <sub>I/O1</sub>	3.09 Ω	L <sub>G-I/O1</sub>	1.97 nH
R <sub>G-core</sub>	0.0958 Ω	C <sub>core</sub>	1.99 nF
R <sub>G-I/O1</sub>	0.895 Ω	$C_{\mathrm{I/O1}}$	0.698 nF
R <sub>IBC1</sub>	0.0347 Ω	$C_{\rm IBC1}$	0.506 nF
R <sub>IBC2</sub>	0.001 Ω	$C_{\mathrm{IBC2}}$	0.001 nF
L <sub>core1</sub>	4.06 nH	M <sub>VCC</sub>	0.145 nH
L <sub>core3</sub>	3.91 nH	$M_{ m GND}$	0.585 nH

Table 2.2: Derived impedance parameters of circuit elements.

#### 2.5.5 モデリング精度の検証

Table 2.2 に示す値を用いてインピーダンスを求めた結果を Fig.2.14, 2.15 に示す.絶対値・位相ともに 300MHz 程度の周波数範囲まで実測値をほぼ再現できており, 250MHz 付近の第一の反共振も表すことができている.



Figure 2.14: Comparison of magnitude.



Figure 2.15: Comparison of phase.

## I/O1 の外部条件の違いによる Core 用電源の伝達特性変 化の確認

前に述べたように, Fig.2.2 に示す通り I/O1 の電源にパスコンを付加することで core1core3 間の伝達特性 Z<sub>core3-core1</sub> が変化することが実測で確認されている.今回,外部条件を 開放(パスコンなし)として求めた3ポート LECCS-core モデルを用いてこの core1-core3 間の伝達特性変化が再現可能かどうかシミュレーションで確認を行った.

シミュレーションに用いた回路を Fig.2.16 に示す. I/O1 の終端条件は実測にあわせてパスコンによる高周波短絡とした.パスコンの等価回路の各回路素子の値は Cpass=0.01uF, ESL=1nH, ESR=0.01 $\Omega$  であり,その他の回路素子の値は Table 2.2 のものを用いた.また core1 に付加した電流源は 1A で 10MHz ~ 1GHz までのサイン波とし,その時の core3 の電位を測定することで  $Z_{core3-core1}$  を求めた.



Figure 2.16: Simulation model.

Fig.2.17 に I/O1 の終端条件の違いによる  $Z_{core3-core1}$  の変化を示す.実線がシミュレーション結果であり,破線が実測結果である.これを見ると,パスコンなし・ありで 250MHz 付近の反共振が 300MHz 付近に移動している実測結果をシミュレーションでも再現できている.反共振の周波数が高域にずれたのは I/O1 の終端にパスコンを付加することで高周波短絡となり,Core 用電源側からみて,I/O1 用電源側のインダクタンス  $L_{I/O1}$  とグラウンドのインダクタンス  $L_{G-I/O1}$  が並列になるため実効インダクタンスが小さくなったためと考えられる.このように I/O1 を含めた 3 ポート LECCS-core モデルによって I/O1 の終端条件を含めたシミュレーションが可能となった.



Figure 2.17: Comparison of magnitude with and without a bypass capacitor.

# 2.7 内部結合を含む機能ブロック単位のLECCS-core モデル 構築のまとめ

本章では,8ビットマイコンを対象として,直流的には絶縁されている Core 部とI/O 部 の電源端子間に高周波領域では寄生インピーダンスによる結合が存在することを示し,そ れを考慮した3ポートの LECCS-core モデルを提案した.モデルの各回路素子の値の最適 化には新たに Symbolic Analysis,および,インピーダンスの絶対値・位相両方を考慮した 最適化手法を適用し,3ポートの LECCS-core モデルが構築できることを示した.今回は 3ポートのモデル化を行ったが,本章で示したモデル構築方法は4ポート以上のさらに多 ポートのモデル化にも適用可能である.

また,これまでのLECCS-core モデルは直流結線情報をもとに機能ブロックごとに個別 に構築されており,高周波でのブロック間結合を無視していたため,I/O1 電源にパスコ ンを追加した際に core1-core3 部の伝達特性 Z<sub>core3-core1</sub> の反共振周波数が 50MHz 程度高域 にシフトする現象をシミュレーションすることは不可能であった.これに対して,本章で は,ブロック間結合として LSI 内部のメタル配線やゲートに起因すると推定される結合を 抵抗素子と容量素子で表現し,パッケージリード部分での誘導性結合を線形等価回路に加 えることにより,この反共振周波数の高域へのシフトをシミュレーションで再現できるこ とを確認した.

なお,本章でモデル化対象とした H8S/2623 においては,Fig.2.16 に示すように Core 用 電源と I/O 用グラウンド間,Core 用グラウンドと I/O 用電源間にブロック間結合が発生し ていると仮定してモデルに加えている.本章でモデルに加えた内部結合は LSI 内部のメタ ル配線やゲートに起因すると推定される結合であり,これは LSI 内部の配線やゲートの配 置に大きく依存すると推測される.このため,モデル化対象の LSI に応じて,Core 用電 源と I/O 用電源間,Core 用グラウンドと I/O 用グラウンド間に内部結合を加えるといった ように内部結合の設定箇所を変更する必要があり,すべてのLSIに適用可能な線形等価回 路構造を定義することはできていない.しかし,LSI内部の情報がない場合であっても, いくつかの回路構造を仮定し,本章で提案した手法で回路素子の最適化を行うことで対象 のLSIが変わった場合であってもLECCS-core モデルの線形等価回路構築は可能である.
# 第3章 伝達インピーダンス特性を考慮し たLECCS-core モデル

## 3.1 まえがき

本章では、電源端子は機能ブロックごとに独立しているが、グラウンド端子は各機能ブ ロックで共通である8ビットマイクロコントローラ(以下、マイコン)を対象として、機 能ブロックを構成単位とする線形等価回路構造を提案している.このマイコンでは複数の 電源系を備えていること、グラウンド端子が共通であることから、各電源系に対応して内 部で分離されているグラウンド間がシリコン基板(substrate)を介して結合されていると 推定される.そこで、この結合を抵抗素子を用いた等価回路で表現し、線形等価回路のグ ラウンド側に挿入することで、各電源系に対応するグラウンド間を分離した構造の線形等 価回路の構造を提案している.また、この線形等価回路に、シリコン基板を経由して結合 していると推定されるQFP(Quad Flat Package)のダイサポートや、プリント回路基板の グラウンドとの間の寄生容量を加えることで、電源端子間の伝達インピーダンス特性の実 測値を高精度に再現する線形等価回路が構築できることを実証している.

本章においても,第2章で提案した記号解析(Symbolic Analysis)と駆動点インピーダ ンスと伝達インピーダンス両方の絶対値・位相を考慮した最小二乗パラメータ最適化によ リ回路パラメータを決定するモデル構築手法を適用している.さらに,同じ構造(複数の 電源系と共通グラウンド)の別品種の8ビットマイコンに対して同様の線形等価回路構 造・パラメータ決定方法を適用し,マイコン内部のシリコン基板に起因すると推定される 結合を含めたモデル構築が可能であることを確認している.これにより,本章で提案して いる構造・手法が同種のLSIに対して汎用的に適用可能であることを実証している.

### 3.2 グラウンド端子が共通なLSIのLECCS-core 従来モデル

第2章「機能ブロック間結合を考慮した LECCS-core モデル」では, LECCS-core モデ ルに関して,直流的には絶縁されており,異なる電源・グラウンド端子を持つ Core 部と I/O 部間であっても,高周波領域で結合があることを示し,その結合を考慮した線形等価 回路構造を提案した.これにより,I/O 用電源端子へのバイパスコンデンサの接続の有無 が Core 部の電源インピーダンスに影響を与えることをシミュレーション可能とした.ま た,Symbolic Analysis と最小二乗パラメータ最適化を用い,インピーダンスの絶対値・位 相の両方を考慮して等価回路を構築する手法を提案し,複数の電源・グラウンド端子ペア を持つLSIであっても高精度なLECCS-core モデルの構築が可能であることを示した. 一方,現在機器で使用されているマイコンの中にはH8/3694FやMN101CF91D(Fig.3.1, Fig.3.2)といったマイクロコントローラのように複数の電源ピンを持っているが,LSIの 内部でグラウンドが相互に接続されており,グラウンド端子は共通となっているLSIも多 数存在する.Fig.3.1,3.2に示したLSIは内部にアナログ部,コア部,I/O部を備え,各ブ ロックの電源端子がそれぞれAV<sub>CC</sub>(V<sub>ref+</sub>),V<sub>CL</sub>(V<sub>DD18</sub>),V<sub>CC</sub>(V<sub>DD33</sub>)となっているのに対し, グラウンド端子はV<sub>SS</sub>1本だけである.また,どちらのLSIも内部に降圧回路(regulator) を備え,3.3V電源(V<sub>CL</sub>)や1.8V電源(V<sub>DD18</sub>)は5V電源V<sub>CC</sub>あるいは3.3V電源V<sub>DD33</sub> からLSI内部で生成される.



Figure 3.1: H8/3694F (left) and MN101CF91D (right).



Figure 3.2: Block diagram of H8/3694F and MN101CF91D.

このような LSI の線形等価回路構築手法が文献 [20] で提案されている. 文献 [20] では H8/3694F を対象として,以下の手順でモデル化を行っている.

- AV<sub>CC</sub>-V<sub>SS</sub> 間, V<sub>CC</sub>-V<sub>SS</sub> 間, V<sub>CL</sub>-V<sub>SS</sub> 間をポートとし, 3 ポート S パラメータを測定 する.
- (2) 測定されたSパラメータをZパラメータに変換する.
- (3) 3 ポートのZパラメータから V<sub>CL</sub> に流れる電流を0 として2 ポートのZパラメータを 算出する.
- (4) 手順(3)で算出した2ポートのZパラメータから Fig.3.3(a) に示すT型等価回路のZ<sub>1</sub>,
   Z<sub>2</sub>, Z<sub>3</sub>を導出する.
- (5) 手順(4) で求めた Z<sub>1</sub>, Z<sub>2</sub> について等価回路を導出する.
- (6) 手順(3)と同様, AV<sub>CC</sub>に流れる電流を0として2ポートのZパラメータを算出する.
- (7) 手順(6)で算出した2ポートのZパラメータから Fig.3.3(b) に示すZ<sub>4</sub>, Z<sub>5</sub>, Z<sub>6</sub>の等価
   回路を導出する.
- (8)  $Z_4$ ,  $Z_6$ からそれぞれ $Z_a$  と $L_{vcc}$ ,  $Z_b$  と $L_{vcl}$ を求め,  $Z_5$  と(5)で決定した $L_{vss}$ から $Z_c$ を決定する.
- (9) 最後に Fig.3.3(b) の Z<sub>a</sub>, Z<sub>b</sub>, Z<sub>c</sub> を π型に変換し, 最終的に Fig.3.4 に示す線形等価回路 を得る.



(a) T type equivalent circuit between  $AV_{CC}$  pin and  $V_{CC}$  pin.

(b) T type equivalent circuit between  $V_{CC}$  pin and  $V_{CL}$  pin.

TH VSS

 $V_{CC}$ 

Figure 3.3: Conventional equivalent circuit extraction of H8/3694F.

文献 [20] ではこのモデルを用いて LECCS-core モデルの等価内部電流源 (Fig.3.5)を導出し,バイパスコンデンサによるデカップリング効果の検証を行い,電源系高周波電流を 300MHz 程度まで精度良くシミュレーション可能であることが示されている.しかし, Fig.3.5 では本来わずかな高周波ノイズ電流しか流れないはずのアナログ部の内部電流源が 100MHz 以上の周波数帯において Core 部や I/O 部の内部電流源と同等レベルの値となっ



Figure 3.4: Conventional model of H8/3694F.



Figure 3.5: Magnitude of equivalent internal current sources in the conventional model.

ている.これは次の2つの理由により,コア部やI/O部から回り込んだ電流がアナログ部の内部電流源として見積もられているためではないかと考えられる.

- (1) パッケージ部 (*L*avcc, *L*vcc, *L*vcl) を取り除くため, T型等価回路を用いているが, 単 純な T 型では伝達インピーダンスが正しく表現できない
- (2) 各電源端子は近くにあり,寄生インダクタンスによる結合があると考えられるが,そ れらが考慮されていない

そこで本章では,H8/3694Fのモデル化において,異なるブロック間の伝達インピーダ

ンス特性を考慮し,外部のグラウンド端子が共通であっても,LSI内部のグラウンド配線の抵抗成分をモデル構造に含める必要があることを示すとともに,第2章で提案したSymbolic Analysis と最小二乗パラメータ最適化を用いたモデル構築手法を適用し,LSI内部のグラウンドを抵抗で分離した新たな構造の線形等価回路モデルを構築した.また,構築したモデルを用いて等価内部電流源の推定に関する検討を行った.さらに,寄生容量(Fig.3.4のC<sub>G</sub>)が変化した場合であっても,提案するモデル構造とSymbolic Analysis と最小二乗パラメータ最適化を用いたモデル構築手法が汎用的に適用可能であることを示している.

#### 3.3 従来の線形等価回路の課題

#### 3.3.1 伝達インピーダンス

Fig.3.6 に従来の線形等価回路(Fig.3.4)を用いた場合の電源のZパラメータのシミュ レーション結果と3ポートのSパラメータの実測値から算出したZパラメータの比較を示 す.Fig.3.6 では電源端子の駆動点インピーダンス(Zパラメータの対角項)の絶対値のみ を示しており, Z<sub>VCC-VCC</sub>, Z<sub>VCL-VCL</sub>, Z<sub>AVCC-AVCC</sub>ともによく一致している.しかし, Fig.3.7 に示す伝達インピーダンスをみると 500MHz 以下の周波数において Z<sub>VCL-VCC</sub>, Z<sub>AVCC-VCC</sub> ともに大きくずれており,従来の等価回路では伝達インピーダンスが正しく表現できてい ない.そこで本章では伝達インピーダンスも正しく表現可能なモデル構造の検討を行い, 第2章で提案した Symbolic Analysis と最小二乗パラメータ最適化を用いた等価回路導出 手法を適用し,伝達インピーダンスの絶対値と位相の両方を考慮したモデル化を行った. また,新たに構築した線形等価回路を用いて等価内部電流源の導出を行った.



Figure 3.6: Driving-point impedances of conventional model.



Figure 3.7: Transfer impedances of conventional model.

#### 3.3.2 グラウンドへの電流パス

Fig.3.4 では各電源端子からプリント回路基板上のグラウンド面への電流パスとして,  $L_{vss}$  以外に $R_{G2}$ ,  $C_G$  を経由した高周波電流パスが存在する.これはFig.3.8 に示すように, LSI 内部のシリコン基板(substrate)とパッケージ内のダイサポート(die-support),および,ダイサポートとプリント回路基板上のグラウンド面(PCB GND)間に発生する寄生容量( $C_{CD} \ge C_{DP}$ )によるものと考えられる.QFP タイプのLSI に関して,このような寄生容量が発生することは文献[40],[41]で報告されており,DUT(LSI)が異なるものの,それぞれ $C_{CD}$ =470pF, $C_{DP}$ =8pF\*程度と見積もられている.今回対象としているH8/3694FではそれらのLSI と同様なQFP パッケージが用いられており,寄生容量も同程度の値であり,直列接続となることを考慮すると,実効的な容量( $C_G$ )は値の小さい $C_{DP}$ とほぼ等しいとみなすことができる.



Figure 3.8: Cross section of LSI, package and printed circuit board.

<sup>\*</sup>文献 [42] では 1pF と見積もられている.

本章ではこのような構造の2種類のLSIに対してSymbolic Analysisと最小二乗パラメー タ最適化を用いたモデル構築手法を適用するとともに、プリント回路基板上のグラウンド 面を別な層に設けることで C<sub>DP</sub> を変化させてモデル化を行い、等価回路に反映されるか どうかを検証することで、本モデル構造とモデル化手法の汎用性を確認している.

# 3.4 伝達インピーダンスを考慮した線形等価回路構築

線形等価回路の構築に際して,まずはSパラメータの測定を行った.V<sub>CC</sub>-V<sub>SS</sub>間をポート 1,V<sub>CL</sub>-V<sub>SS</sub>間をポート2,AV<sub>CC</sub>-V<sub>SS</sub>間をポート3として3ポートで測定を行った.Fig.3.9, Fig.3.10に測定したSパラメータからZパラメータに変換した結果を示す.ただし,Z<sub>13</sub>, Z<sub>23</sub>については相反性により,Z<sub>31</sub>,Z<sub>32</sub>とほぼ等しいため,省略している.Z<sub>12</sub>とZ<sub>21</sub>で非 相反性が見られるのは,LSI内部に降圧回路があるためである.5V系のV<sub>CC</sub>(ポート1) 側から3.3V系のV<sub>CL</sub>(ポート2)側に電源を供給しており,逆電圧がかからないようにす るためと考えられる.



Figure 3.9: Magnitude of Z parameters.



Figure 3.10: Phase of Z parameters.

Fig.3.9, Fig.3.10のZパラメータから線形等価回路を抽出する際には第2章で提案した Symbolic Analysis と最小二乗パラメータ最適化を用いる方法を適用した.具体的な手順 は次の通りである.

- Step1: Zパラメータを考慮し,等価回路構造を設定する
- **Step2**: Symbolic Analysis により Z パラメータの各要素を等価回路の各回路素子の値を 変数として, 複素周波数 s の式で抽出する
- Step3: 等価回路の各回路素子の値を最適化し,実測で得られた Z パラメータとの差を 最小化する

本手法では Step1 で設定する等価回路構造が結果に大きく影響する.今回は文献 [20] の等価回路を参考とし, Fig.3.11 のように設定した.この構造では Fig.3.9 の  $Z_{31}$ ,  $Z_{32}$  の 100MHz 以下の抵抗性の特性に注目し, AV<sub>CC</sub> と V<sub>CC</sub> を抵抗  $R_{G2}$  で V<sub>CL</sub> から分離した.伝達インピーダンスは各ポートの電源からグラウンドを見たときに共通する部分のインピーダンスを表すため,  $R_{G2}$  でのグラウンド分離により Fig.3.9 の  $Z_{31}$  と  $Z_{32}$  の低周波での抵抗性の結合を表現することが可能となる.



**Figure 3.11**: Configuration of equivalent circuit model taking the transfer impedances into consideration.

次に, Fig.3.11の等価回路構造より Symbolic Analysis を用いて等価回路のインピーダン スを各回路素子の値を変数とした式で抽出し,等価回路のインピーダンス計算値とFig.3.9, 3.10のZパラメータとの差が最小となるよう各回路素子の値を決定した.この最適化で は誤差の評価関数 ( $F_{val}$ )を(3.1)式のように定義し, $F_{val}$ が最小となるように等価回路の 各素子の値を決定した.

$$F_{\text{val}} = \sum_{i} W(\omega_{i}) [\log \{Z_{\text{mag}}(\omega_{i})\} - \log \{\zeta_{\text{mag}}(\omega_{i})\}]^{2} + \sum_{i} W(\omega_{i}) \{Z_{\text{pha}}(\omega_{i}) - \zeta_{\text{pha}}(\omega_{i})\}^{2}$$
(3.1)

なお,  $Z_{mag}(\omega_i)$ ,  $Z_{pha}(\omega_i)$ は等価回路から導出された Z パラメータの振幅と位相,  $\zeta_{mag}(\omega_i)$ ,  $\zeta_{pha}(\omega_i)$ は測定から得られた Z パラメータの振幅と位相をそれぞれ表し,  $W(\omega_i)$ は周波数  $\omega_i$ に対する重み付け関数である.

また、今回の最適化では Z パラメータの各要素のうち、 $Z_{11}$ 、 $Z_{21}$ 、 $Z_{22}$ 、 $Z_{31}$ 、 $Z_{32}$ 、 $Z_{33}$ の6要素を用いた.これは、線形受動回路モデルでは $Z_{12}$ と $Z_{21}$ 、 $Z_{13}$ と $Z_{31}$ 、 $Z_{23}$ と $Z_{32}$ がそれぞれ相反性を持つためである、実際には前述したように  $Z_{12}$ と $Z_{21}$ で非相反性が見られた(Fig.3.9、3.10).このため、モデル化対象周波数範囲は1MHz~1GHz であるが、 $Z_{21}$ の重み付け関数 $W_{21}(\omega_i)$ を1MHz~20MHzの周波数範囲で0とし、 $Z_{21}$ の非相反部分を無視して最適化を行った.Table 3.1 に最適化によって得られた各素子の値を示す.また、Fig.3.12、3.13 に S パラメータの実測値から算出した Z パラメータとシミュレーションで求めた Z パラメータの比較結果を示す.振幅・位相ともに 500MHz 程度までよく

Element	Value	Element	Value	Element	Value	
L <sub>AVCC</sub>	7.22	L <sub>VCL</sub>	6.72	<i>M</i> 1	0.108	
R <sub>AVCC</sub>	2.55	$R_{\rm VCL}$	4.02	M2	0.397	
$C_{\rm AVCC}$	0.369	$C_{\rm VCL}$	4.56	М3	1.84	
L <sub>VCC</sub>	5.6	$R_{\rm G1}$	0.59	<i>M</i> 4	-0.425	
R <sub>VCC</sub>	2.19	R <sub>G2</sub>	0.444	M5	-0.433	
$C_{\rm VCC}$	1.13	L <sub>G</sub>	4.64	<i>M</i> 6	-0.139	
$C_{\mathrm{P}}$	0.0319	R <sub>G-Sub</sub>	2.66			
R <sub>P</sub>	89.4	C <sub>G-Sub</sub>	0.0441	-		
$R[\Omega], L[nH], C[nF]$						

 Table 3.1: Parameters of equivalent circuit model.

致しており,350MHz 付近の第一の反共振もほぼ再現できている.この反共振の周波数は Fig.3.11のパッケージのグラウンド端子を表す $L_G$ (4.64nH)とチップとプリント回路基板 上のグラウンド間の寄生容量 $C_{G-sub}$ (44.1pF)<sup>†</sup>により計算される共振周波数(352MHz) にほぼ等しく,これらの共振特性を再現できている.また,伝達インピーダンス $Z_{21}$ につ いては重みを0とした1~20MHz を除き,500MHz 程度まで再現できている.

<sup>&</sup>lt;sup>†</sup>文献 [43] では,この容量にはチップとプリント回路基板上のグラウンド間の寄生容量に加えて,I/O端 子を介した寄生容量が含まれていることが示されている.



(a) Driving-point impedances.



(b) Transfer impedances.

Figure 3.12: Comparison of magnitude between measured and simulated impedances.



(a) Driving-point impedances.



(b) Transfer impedances.

Figure 3.13: Comparison of phase between measured and simulated impedances.

#### 3.5 等価内部電流源の評価

Fig.3.14 に H8/3694F の LECCS-core モデルを示す. Fig.3.11 に示した線形等価回路の各 素子の値に Table 3.1 の値を代入し, Core 部, アナログ部, I/O 部の等価内部電流源を付加 した構造としている.



Figure 3.14: LECCS-core model of H8/3694F.

本モデルを文献 [20] に記載された電流測定基板のモデル(Fig.3.15)に組み込み,プリント回路基板上で測定された各電源端子電流から等価内部電流源の抽出を行った.等価内部電流源の抽出には,外部で観測される各電源端子を流れる電流( $\dot{I}_v$ )と等価内部電流源( $\dot{I}_s$ )との関係を表す(3.2)式を用いた.



Figure 3.15: Printed circuit board model for extracting equivalent internal current sources.

$$\begin{bmatrix} \dot{I}_{v-vcl} \\ \dot{I}_{v-vcc} \\ \dot{I}_{v-avcc} \end{bmatrix} = \begin{bmatrix} \ddot{K}_{11} & \ddot{K}_{12} & \ddot{K}_{13} \\ \ddot{K}_{21} & \ddot{K}_{22} & \ddot{K}_{23} \\ \ddot{K}_{31} & \ddot{K}_{32} & \ddot{K}_{33} \end{bmatrix} \begin{bmatrix} \dot{I}_{s-core} \\ \dot{I}_{s-I/O} \\ \dot{I}_{s-analog} \end{bmatrix}$$
(3.2)

ここで, $\dot{I}_{v-vcl}$ , $\dot{I}_{v-vcc}$ , $\dot{I}_{v-avcc}$ はそれぞれ各電源端子( $V_{vcl}$ , $V_{cc}$ , $AV_{cc}$ )で測定された電流 を表し, $\dot{I}_{s-core}$ , $\dot{I}_{s-I/O}$ , $\dot{I}_{s-analog}$ はFig. 3.14に示している各機能ブロックの等価内部電流 源を表す. [ $\dot{K}$ ] は周波数領域での電流変換係数であり,DUT内部のインピーダンスとプ リント回路基板上のインピーダンスによって決まる値である.本論文ではFig.3.14,3.15 の等価回路を用いて回路シミュレータ(HSPICE)を用いて導出した.なお,端子ごとの 電流の測定値は文献[20]で用いられている動作周波数15MHzでの実測値をそのまま用い た.Fig.3.16に導出した等価内部電流源のうち, $I_{s-core} \ge I_{s-analog}$ を示す.なお,比較のた め,文献[20]で得られた結果を点線で示している.



Figure 3.16: Equivalent internal current sources.

この結果をみると,特に100~200MHzの周波数においてアナログ部の電流が3dB 程度 低減しており,コア部の電流が同程度増加している.Fig.3.7の従来モデルでの伝達イン ピーダンスをみると, $Z_{VCL-VCC}$ , $Z_{AVCC-VCC}$ に関して,実測では両者が100MHz以上の周 波数帯でほぼ同じ値になっているのに対し,シミュレーションではほぼ200MHz以上で同 じ値となっている.一方,本論文のモデルの伝達インピーダンス(Fig.3.12,3.13)は実測 と同様,100MHz以上の周波数帯で両者( $Z_{21} \ge Z_{31}$ であり, $Z_{VCL-VCC}$ , $Z_{AVCC-VCC}$ に相当) がほぼ同じ値となっており,100~200MHzの周波数帯で伝達インピーダンスが改善された といえる.これにより,等価内部電流源が100~200MHzの周波数帯で改善されたと考え られる.この結果からグラウンドを分離し,寄生インダクタンスを考慮したモデルを用い ることにより,アナログ部の内部電流源として見積もられていたコア部やI/O部の電流を 切り分けることができたと言える.しかし,Fig.3.16の $I_{s-analog}$ を見ると,100MHz以上の 周波数において $I_{s-core}$ と同様,動作周波数15MHzの偶数次高調波にピークがあり, $I_{s-core}$  からの回りこみがあると予想される.今回モデルに組み込んだグラウンドや寄生インダク タンス以外のまだモデルに考慮できていない電流パスが存在している可能性がある.

# 3.6 モデル構造・モデル化手法の他のLSIへの適用

次に,H8/3694Fと同等の回路ブロックで構成されているMN101CF91Dに対して,H8/3694F で用いたものと同じモデル構造(Fig.3.11),モデル化手法を適用し,本手法の汎用性の 評価を行った.

このモデル化においては, グラウンド面を別な層に設けた2種類の評価用多層プリント 回路基板で3ポートのSパラメータを測定し, それぞれについて線形等価回路モデルを構 築した.これは, Fig.3.8 に示すパッケージ内のダイサポートとプリント回路基板上のグ ラウンド面間の距離を変えることで寄生容量を変化させ, 等価回路に反映されるかどう かを検証するためである.Fig.3.17 に評価基板の断面構造を示す.2種類の評価基板のレ イアウトで異なる点は,(1) グラウンド面を第2層(L2),第3層(L3)のどちらに設け るか,(2) グラウンド面を設けた層に応じて,Sパラメータ測定のための50 線路(SMA コネクタと DUT の電源端子間の線路)の幅を変更,の2点のみである.



Figure 3.17: Cross section of printed circuit board.

Fig.3.18 に等価回路の抽出結果, Fig.3.19~3.22 に S パラメータの実測値から算出した Z パラメータとシミュレーションで求めた Z パラメータの比較結果を示す.Fig.3.18(a) は LSI を第1層(Fig.3.17のL1)に配置し, グラウンド面を第2層(Fig.3.17のL2)に設け た場合の結果を表し,(b) はグラウンド面を第3層(Fig.3.17のL3)に設けた場合の結果を 表している.モデル抽出には H8/3694Fと同様, Z<sub>11</sub>, Z<sub>21</sub>, Z<sub>22</sub>, Z<sub>31</sub>, Z<sub>32</sub>, Z<sub>33</sub>の6要素を用 いた.ただし,周波数範囲は 10MHz~2GHz とした.10MHz 以下を対象としなかったの はSパラメータの値がノイズフロアに近く,測定値が安定しなかったためである.2GHz までを対象としたのはグラウンド面を第3層に設けた場合(Fig.3.21)に1.6GHz付近で 反共振が発生しており,これを含めた状態でモデル化を行うためである.なお,このLSI に関して10MHz~2GHzの領域ではほぼ相反性を確認できたため,重み関数は全要素の 全周波数領域において1とした.

Fig.3.19~3.22 をみると, グラウンド面が第2層の場合は10MHz~1.0GHz 付近, 第3 層の場合は10MHz~1.6GHz 付近の周波数帯まで振幅・位相ともに良く一致している.また, 第2層, 第3層のどちらにグランド面を設けた場合であっても, H8/3694Fの従来モ デルでは特に誤差が大きかった1GHz 以下の伝達インピーダンスについて, 振幅・位相と もに非常に精度良く表現できている.

Fig.3.18の二つの等価回路抽出結果を見ると,グラウンド面が第2層の場合にダイサ ポートとプリント回路基板上のグラウンド面間の寄生容量(Fig.3.11のC<sub>G-Sub</sub>)は10.1pF となっており,グラウンド面が第3層の場合の3.3pFに対して約3倍となっている.これ は,QFPパッケージのレジンの厚みを100µm程度とすると,Fig.3.17のプリント回路基 板の断面図より,ダイサポートとグラウンド面との距離は第2層の場合で300µm,第3層 の場合で900µmとなり,距離が3倍となったことに反比例したものと考えられる.この 結果から,今回のモデル構造およびモデル化手法が寄生容量も含んだ状態で適用できてい ると言える.



(a) Model parameters for a printed circuit board with a ground plane on layer 2.



(b) Model parameters for a printed circuit board with a ground plane on layer 3.

Figure 3.18: Linear equivalent circuits of MN101CF91D.



(a) Magnitude of driving-point impedances.



(b) Magnitude of transfer impedances.

Figure 3.19: Magnitude comparison of Z parameters with a ground plane on layer 2.



(a) Phase of driving-point impedances.



(b) Phase of transfer impedances.

Figure 3.20: Phase comparison of Z parameters with a ground plane on layer 2.



(a) Magnitude of driving-point impedances.



(b) Magnitude of transfer impedances.

Figure 3.21: Magnitude comparison of Z parameters with a ground plane on layer 3.



(a) Phase of driving-point impedances.



(b) Phase of transfer impedances.

Figure 3.22: Phase comparison of Z parameters with a ground plane on layer 3.

3.7. シリコン基板起因の結合を含む機能ブロック単位のLECCS-core モデル構築のまとめ59

# 3.7 シリコン基板起因の結合を含む機能ブロック単位のLECCS-

# core モデル構築のまとめ

本章では3種類の電源端子を備えているがグラウンド端子が共通となっているマイクロ コントローラ(H8/3694F)を対象として,新たな線形等価回路構造を提案し,第2章で 提案した Symbolic Analysis と最小二乗パラメータ最適化を用いたモデル構築手法を適用 して線形等価回路を構築した.提案した線形等価回路構造は,低周波領域での結合に着目 し,この結合がシリコン基板に起因した抵抗性の結合であると推定して抵抗素子をグラウ ンド側に挿入する新たな構造である.これは各電源系に対応したグラウンドがLSI内部で 分離されている状況を表現する構造となっている.また,シリコン基板とパッケージ内の ダイサポートやプリント回路基板上のグラウンド導体間の寄生容量を線形等価回路構造 に加えることで,駆動点インピーダンス,伝達インピーダンスともに 500MHz 程度まで 再現可能な線形等価回路を構築することが可能となった.今回構築した線形等価回路を用 いて等価内部電流源を見積もることにより,アナログ部の内部電流源を改善することがで きた.

さらに,H8/3694Fと同様のブロック構成であるマイクロコントローラ(MN101CF91D) を対象として,H8/3694Fと同じ線形等価回路構造および回路素子のパラメータ決定方法 を適用し,異なる品種のマイコンであってもモデル化が可能であることを実証した.この 時,グラウンド導体を面状に配置する層を変更したプリント回路基板を用いてモデル化を 行い,LSIとグラウンド面間の距離の違いによる寄生容量の差が等価回路に反映されるこ とを確認した.これにより,今回用いた等価回路構造,モデル化手法は異なるLSIに対し ても汎用的に適用可能であるといえる.

第2章,第3章において,機能ブロックを構成単位とするLECCS-core モデルの構築に 向けて,従来は無視されていた機能ブロック間の内部結合を含む新たな線形等価回路構造 を提案した.機能ブロック間の主要な内部結合としては,(1)LSI内部のメタル配線やゲー トに起因すると推定される結合,(2)LSI内部のシリコン基板(substrate)に起因すると推 定される結合の2つが存在するが,それぞれの結合を含む線形等価回路を第2章,第3章 で提案した.これにより,モデル化対象のLSIの構成に応じて,内部結合の付加位置や等 価回路に用いる回路素子を変更する必要はあるが,内部結合を含む機能ブロックごとの LECCS-core モデルの線形等価回路に関し,基本構造,および,その回路素子の決定手法 を構築することができた.

# 第4章 機能ブロックごとの電源電流抽出とLSIの電源電流解析

# 4.1 まえがき

本章では、LECCS-core モデルの構成要素であるLSIの等価内部電流源に関し、機能ブ ロック単位の等価内部電流源モデル構築の実現可能性とそのプログラム依存性について論 じている.CPU やマイコンといったLSIでは、同じLSIであっても、その動作は実行され るプログラムによって変わり、動作する機能ブロックもプログラムに応じて変化する.ま た、処理すべき負荷が重い場合には動作周波数を高くして処理能力を向上させ、負荷が軽 い場合には動作周波数を低くして消費電力を抑えるというように動作周波数を適宜変更し ながら機器の制御を行うことも一般的となってきている.このため、同じLSIであっても、 動作プログラムや動作周波数に依存して電源・グラウンドに流れる高周波電流にも差が生 じる.そこで本章では8ビットマイコンを対象とし、機能ブロック単位のLECCS-core モ デル構築にむけて、機能ブロックごとに等価内部電流源を構築することの可能性を実証 する.具体的には機能ブロックごとの電源電流を実測によって求め、それらをマイコンで 実行するプログラムに応じてパイプライン処理を考慮して合成することで、プログラム や動作周波数を変更した場合でも電源電流のシミュレーションが可能であることを示して いる.

#### 4.2 従来の電源電流抽出手法とその課題

LSIの動作により生じた高周波電源電流がパッケージや PCB の電源供給ネットワーク を流れることで,寄生インダクタンスや寄生抵抗により電源電圧の電位変動(パワーバウ ンスおよびグラウンドバウンス)が発生し,PIの悪化やそれに伴う誤動作や波形歪といっ た問題が発生する[2].また,携帯電話を代表とする無線機能を備えたモバイル機器では LSI動作時に流れる高周波電流により発生した不要電磁波が,通信に利用している周波数 帯においてあるレベルを超えると通信品質に悪影響を及ぼす.こういった問題は機器内部 の近距離で発生するため,3m,10mといった遠方界で放射ノイズが規制されている従来 の不要電磁波放射問題に比べ,微小な不要電磁波であっても問題となることが多い.この ような現象はイントラ EMC や自家中毒と呼ばれ,近年大きな課題となってきている[44].

自家中毒に対してLECCS-coreモデルを用いて設計段階でシミュレーションを実施し,自家中毒問題を起こさない設計を行う場合,第2章「機能ブロック間結合を考慮したLECCS-

core モデル」, 第3章「伝達インピーダンス特性を考慮した LECCS-core モデル」において 述べた線形等価回路に加え, LECCS-core モデルの構成要素である LSI の等価内部電流源 モデルが重要となる.等価内部電流源については文献 [20] で報告されているように, PCB と LSI 内部それぞれのインピーダンスで決まる電流変換係数 K を用いて周波数軸で抽出 する研究が主体であった.等価内部電流源は LSI の動作に起因して発生する電源電流をマ クロに表現したものであり,マイコンのようなプログラムに応じて動作が変化する場合に は等価内部電流源も変化するが, 従来の周波数軸で抽出する方法ではこの変化に追従する ことはできない.

一方で,時間軸で内部電流源を抽出し,EMCシミュレーションに適用する研究もいく つか報告されている[31]-[36].

文献 [31], [32] では SPICE モデルを用いたシミュレーションにより, 論理ゲートの入 力波形や出力負荷に応じて電源電流が変化することを示し, これらを考慮して各ゲート の電流を重ね合わせることで電流シミュレーションが可能であることが報告されている. また, この考え方にもとづいて独自に開発した論理ゲートの電流を重ね合わせて電源電流 を求めるツール(NEMO: Netlist-based Emission MOdels)が報告されており, 簡単なテ スト回路に対して, NEMOを用いることにより SPICE シミュレーションと同等の電源電 流波形が得られることが報告されている.さらに, 文献 [33] ではこの NEMO を 32 ビット マイコンの電源電流解析に適用し, 得られた LSI 単体の電流モデルとパッケージ, プリン ト配線板のモデルとを組み合わせることでパッケージ・プリント配線板を含めた電流解析 が可能であることが示されている.

文献[34]ではPIC (Peripheral Interface Controller)マイコンを対象とし,様々な命令コードに関して一命令のみを実行した際の電源電流を測定し,これらをプログラムで実行される命令に応じて切り替えることでLSIの電源電流シミュレーションを行っている.その結果は実測とよく一致している.また,文献[35]ではPICマイコンのパイプライン処理も考慮して解析を行った事例が示されている.さらに,文献[36]では複雑なソフトウエアとして,自作のOS (Operating System)のカーネルをPICマイコンで実行した場合の電流シミュレーションに命令コードごとの電源電流を切り替えて電流解析を行う手法を適用した例について報告されている.

しかしながら,文献[31]-[36]では論理ゲートや命令コードごとに電源電流をモデル化 しているため,LSI全体をモデル化する場合,非常に多くの電流モデルが必要となり,シ ミュレーション時間の増大につながる.また,通常,LSIユーザが論理ゲートのSPICEモ デルを入手することは非常に困難であり,論理ゲートをベースとしたアプローチでモデル を構築することは難しい.

さらに, 文献 [34]-[36] ではシミュレーションにより得られた電流波形から電源電流の スペクトルを求めて実測との比較を行っている.比較結果をみると,動作クロック周波数 の低次の高調波に関してはよく一致しているが,次数間調波に関しては全く議論されてお らず,提示されたシミュレーション波形と実測波形の誤差が大きい.従来の不要電磁波放 射問題においては周波数軸上における最大ピークが重要であり,動作クロック周波数の高 調波のみを考慮することで問題はなかったが,イントラ EMC の場合には微小なレベルで も問題を発生するため,次数間調波に関しても十分な精度で予測することが必要となる. そこで,本章ではマイコンの各機能ブロックが動作した際の電源電流を個別に抽出し, 実行される命令に応じて動作する機能ブロックの電流を足し合わせることで時間領域で の電流シミュレーションを行っている.この時,パイプライン処理,パイプラインの各処 理ステージの状況に応じて挿入されるウエイト,命令の実行サイクル数も考慮している. これにより,同じ命令の繰り返しであっても電流波形が変化する現象が再現され,電流シ ミュレーション結果から求めた電流のスペクトルでは次数間調波についても精度良く予測 可能となっている.

なお,電源電流測定においては,磁界プローブ(Magnetic Probe)を用いて測定を行っ ており,アベレージングを行うことで S/N 比を改善し,微小な電流まで測定できることを 示すとともに,測定された電流波形から機能ブロックごとの電流を分離する方法について も提案している.さらに,プログラムで扱うデータの値に応じて電源電流が変化すること を示し,データの違いを考慮することで電流解析精度が向上することを実証している.

# 4.3 磁界プローブを用いた電流測定

#### 4.3.1 DUT の仕様

本章では8ビットマイコン MN101CF91D(以下, CF91D)を評価対象とした.CF91D の論理コア部の機能ブロック概略を Fig.4.1 に示す[30].なお, Fig.4.1の ROM はプログ ラム格納用であり, Flash メモリで構成されている.



Figure 4.1: Function block diagram of MN101CF91D.

CF91Dのクロック発生回路は1~10MHzに対応しており,クロック分周回路ではレジス タ設定に従って最大128分の1まで分周可能である.従って,動作周波数範囲は7.8125kHz ~10MHzである.パッケージは48 ピンのQFP(Quad Flat Package)である.電源ピンは 3 端子あり,コア回路用(Core 電源,1.8V),I/O用(I/O 電源,3.3V),アナログ回路用 (Analog 電源,3.3V)となっているが,マイコン内部に降圧回路を持ち,外部から供給さ れた I/O 電源より Core 電源が生成される.ただし,Core 電源端子には電圧安定用のキャ パシタを接続する必要がある.従って,Core 電源の高周波電流は外部のキャパシタから 供給され,Core 電源端子を流れる高周波電流が Core 電源の電流であるとみなすことがで きる. グラウンドピンは1本であり,各電源共通である.また,CF91Dは3段パイプライン(Fig.4.2)処理機能を備えている.なお,CF91Dは8ビットマイコンであるが,CPUとROMは16ビットバスで接続されており,1回の命令フェッチにより16ビットの命令コードをROMより読み出すことができる.



Figure 4.2: Three phase pipeline process.

#### 4.3.2 測定環境

Fig.4.3, Fig.4.4 に電源電流の測定系の構成図と測定用基板写真を示す.また,使用した機器の仕様をTable 4.1 に示す. Fig.4.3 において,アッテネータは磁界プローブとアンプ



Figure 4.3: Setup of measurement for the power supply current.

間での反射を抑制するために挿入している.また,パッシブプローブは測定のトリガ信号 用である(後述).電流測定用基板にはマイコンのプログラムを外部から書き換えるため の入出力ポートを設けており,同一の基板でプログラムの書き換えと電流測定が可能であ る.これにより,プログラム変更および電流測定はすべて同一のDUTと基板を用いて実 施することが可能であり,DUTや基板のばらつきによる測定ばらつきを無視することが できる.なお,測定は外来ノイズの混入を抑えるため,シールドルーム内で行った.



Figure 4.4: Photo of PCB for the current measurement (Layer 4 only).

名称	仕様	
ディジタルオシロスコープ	DC ~ 1GHz	
( Agilent 54832B )	4G サンプル/s	
磁界プローブ	帯域10MHz~3GHz	
(NEC 真空硝子 CP-2S)		
アッテネータ ( Agilent 8493A )	減衰量 6dB	
	帯域 DC ~ 12.4GHz	
プリアンプ	ゲイン 31 ~ 33dB	
(R&K AR01302-3015-00)	帯域 10kHz~3GHz	

**Table 4.1**: Specification of measurement equipment.

Fig.4.4 においてマイコンは第1層に配置してあり,3種類の電源端子それぞれを貫通ビアで第4層に引き出し,磁界プローブによる電流測定ラインを設けている.磁界プローブを用いた測定では電流が流れる経路を切断することなく非接触で電流を測定することが可能である[45],[46].しかし,測定データは電圧値であり,校正係数を用いて電流への変換を行う必要がある[47].校正係数は50 線路とネットワークアナライザで測定したSパラメータから導出した.

#### 4.3.3 電圧から電流への校正係数の導出

磁界プローブによる電流測定の校正方法の原理については文献 [47] の Annex B で説明 されている.Fig.4.5 に示すようなマイクロストリップ線路において磁界プローブで測定 を行う場合を考える.プローブおよびプリアンプ等を含む測定系の周波数特性を複素領域 で考慮して,測定された電圧から電流の実時間波形を再現する.

測定されたプローブ出力電圧を $v_p(t)$ とすると,伝送線路上を流れる電流の周波数領域



Figure 4.5: Cross section of micro-strip line and magnetic probe.



Figure 4.6: Transmission line with 50 ohm impedance and equivalent circuit of magnetic probe.

における複素振幅 I(ω) はフーリエ変換 F[]を用いて次式で表される.

$$I(\omega) = \frac{C_{\alpha}}{C_{h}} C_{f}(\omega) F[v_{p}(t)]$$
(4.1)

ここで、 $C_f(\omega)$ はプローブおよびプリアンプ等を含む測定系の感度の周波数特性であり、 電流から磁界への複素伝達係数の逆数である.また、 $C_h$ はFig.4.5に示すマイクロストリッ プ線路に流れる電流とストリップ導体から高さ Y の位置の磁界の変換係数であり、伝送 線路幅 W が十分に狭く、電流  $I(\omega)$  が幅のない線状に集中して流れているとみなせる場合、 磁界  $H_x(\omega)$ 、電流  $I(\omega)$ 、変換係数  $C_h$ は理想グラウンド面によるイメージ電流を考慮して 次式で表される.

$$H_x(\omega) = \frac{hI(\omega)}{\pi Y(Y+2h)} = C_h I(\omega)$$
(4.2)

$$C_h = \frac{h}{\pi Y(Y+2h)} \tag{4.3}$$

実際には伝送線路は幅を持っているため,幅がない場合に鎖交する全磁束 $\phi$ と伝送線路の幅方向に一様に電流が流れる場合にループプローブに鎖交する全磁束 $\phi_{sqr}$ の比を $C_{\alpha} \equiv \phi/\phi_{sqr}$ として式 (4.1)で補正する.

なお, 文献 [47] では $C_f(\omega)$  について磁界プローブの周波数特性を表す校正係数として 絶対値のみを使用しているが,電流の時間波形を求めるためには $C_f(\omega)$ を位相も含んだ複 素校正係数として扱う必要がある.複素校正係数 $C_f(\omega)$ は伝送線路長lと伝送線路上の位置 $z_0$ によって決まり,次式で表される.

$$C_{f}(\omega) = \frac{1}{S_{31}(\omega)} \int_{0}^{l} A(z) \{S_{21}(\omega)\}^{z/l} dz$$
(4.4)

$$A(z) \equiv \frac{1}{200\pi} \left[ \frac{Y}{\{(z-z_0)^2 + Y^2\}^{3/2}} - \frac{Y+2h}{\{(z-z_0)^2 + (Y+2h)^2\}^{3/2}} \right]$$
(4.5)

ここで Fig.4.6 のようにポートを定義したとき, S<sub>31</sub> は伝送線路ポート1から磁界プローブの出力への透過特性(アッテネータ,アンプ,ケーブルを含む)であり, S<sub>21</sub> は伝送線路の両端の透過特性である.これらは 50 マイクロストリップラインを用いてネットワークアナライザで測定することが可能である.最終的に式(4.1)で得られた電流を逆フーリエ変換することで時間領域の電流波形を得る.

#### 4.3.4 アベレージング測定

Fig.4.3 の測定系で Core 電源を測定した結果(校正前,プリアンプ出力値)を Fig.4.7 に 示す.Fig.4.7 では測定系のノイズレベルが高く,有意な測定結果が得られていない.そこ で,本章では同じ命令列を繰り返し実行し,ディジタルオシロスコープのアベレージング 機能を用いることでノイズレベルの低減を図った.具体的には Fig.4.8 に示すように jmp 命令を用いてループプログラムを構成し,ループの最初に1本の外部端子の出力レベルを High/Low と変化させる命令を加えた.パッシブプローブでこの信号をディジタルオシロ スコープに入力し,立ち下りエッジをトリガとして磁界プローブの出力を取り込み,アベ レージングを行うことでランダムノイズを低減した.アベレージング回数はディジタルオ シロスコープの最大値である 4096 回とした.

Fig.4.7 と同じ環境でアベレージングを適用して測定した結果を Fig.4.9 に示す.測定系のノイズレベルが低くなり,信号が抽出できていることがわかる.なお,本章で示す以降の電流測定結果はすべて 4096 回のアベレージングを適用して測定した結果である.



Figure 4.7: Measured voltage of power supply line for core block.



Figure 4.8: Fundamental program for current measurement.



Figure 4.9: Measured voltage of power supply line for core block with averaging 4096 data.

#### 4.4 電流要素抽出

#### 4.4.1 電流を構成する要素

Fig.4.3 の測定系で Core 電源電流を測定した結果(校正係数で電流値に変換したもの) を Fig.4.10 に示す.発振周波数は 10MHz,分周比は 16 であり,動作周波数は 625kHz(周 期 1.6µs)である.測定対象命令列は nop (no operation)のみの 100 回の繰り返しである. 従って,マイコンはプログラムに依存しないクロック生成・分周・分配とトリガ信号生成, 命令フェッチ・解読のみを行い,その他は何も実行しない.Fig.4.11 に一部を拡大した波 形を示す.この波形を見ると,Core 電源の電流は 4 つの要素で構成されているとみなす ことができる.

Fig.4.11の要素1は他の要素に比べて電流変動の持続時間が長く, Fig.4.10から3.2µsec (2周期)ごとに現れていることがわかる.これは今回のマイコンが基本的に命令フェッチ を2周期に1回行う仕様であることと一致しており,この電流は命令フェッチ,すなわち ROM アクセスによるものであると推定される.

要素2,3は800nsec ごとに交互に現れており,要素2は要素3より若干大きい.測定時のマイコンの動作周波数が625kHz(周期は1.6µs)であることから,これらはそれぞれ分周後の動作クロックの立ち上り,立ち下り時にクロックツリーにより生じる電流であると推定される.なお,要素2,3は同じ機能ブロックで発生する電流ではあるが,分周比を変更して動作クロックの周波数を変えた場合に各要素が発生する間隔が変わるため,個別の要素として取り扱う.

要素4は絶対値は小さいが,全時間帯にわたり発生している.要素4は約100nsecの周期性を持っておりこれは発振周波数の10MHzに相当する.したがって,要素4はクロック生成回路,および分周回路においてクロック発生回路から10MHzのクロックを入力する部分で発生した電流であると推定される.



Figure 4.10: Power supply current measurement result of the core block.



**Figure 4.11**: Power supply current measurement result of the core block (expanded view in time).

以上, nopのみを繰り返すプログラムには,4つの電流要素が含まれており,これらを 個別に抽出することで,Fig.4.1に示す各機能ブロックに対応した次の4つの電流源モデ ルを構築することができる.

要素1:ROMの電流 要素2:クロックツリー(立ち上り)の電流 要素3:クロックツリー(立ち下り)の電流 要素4:クロック発生/分周回路の電流

ただし,要素1にはCPU ブロックの電流が一部含まれているが, ROM アクセス時には常 に発生するものであり,切り分ける必要はない.

#### 4.4.2 各要素の抽出

Fig.4.10 に示す測定結果を用いて,次の手順で各要素の抽出を行った.

(1) 要素4の抽出

要素4はFig.4.10の波形全体で観測されており、どの部分からでも抽出が可能である. しかし、できる限り、他の機能ブロックの動作の影響を受けていない状態で抽出するため、 Fig.4.12に示すように、クロックの立ち上り直前の1周期分を要素4として抽出した.



Figure 4.12: Extraction of the element No.4.

(2) 要素2,3の抽出

クロック発生 / 分周回路のみの電流を想定して要素 4 を繰り返し並べ(Fig.4.13), この波形を測定波形から引くことでクロック発生 / 分周回路の影響を取り除き,要素 2,3 を抽出した(Fig.4.14).

(3) 要素1の抽出

最後に Fig.4.14 の波形から要素 2,3 を差し引いてクロックツリーによる電流の影響を 取り除き,要素1を抽出した(Fig.4.15).なお,今回抽出した要素1の波形を発振周波数 8MHz,分周比16(動作周波数500kHz,周期2.0µs)で nopのみを繰り返した場合の波形 と比較した結果を Fig.4.16に示す.要素1の最初の大きな揺れや傾向は8MHzの nop 電流 とよく一致しており,要素1がクロック周波数に依存していないと推定される.



Figure 4.13: Repetition of the element No.4.



Figure 4.14: Extraction of the elements No.2 and 3.


Figure 4.15: Extraction of the element No.1.



Figure 4.16: Comparison of the element No.1 with nop current at 8MHz.

### 4.4.3 その他のブロックの電流要素抽出

次に,命令コマンドaddとmovを実行した際の電流から,CPUブロックとRAMブロックの電流を抽出した.addは加算を実行する命令であり,CPU内のALUが動作する.movはデータの書き込み・読み出しを行う命令であり,アクセス先のアドレスを変更することでRAM,ROM,レジスタ等,異なるブロックへのアクセスを実行することができる.本節ではRAMとレジスタへデータを書き込むことでRAMブロックとレジスタブロックの電流を抽出した.電流測定の際には4.4節で用いたプログラムのnop100回の繰り返しの中に1回だけadd,あるいは,movを挿入したプログラムを用いた.ただし,加算データ,書き込むデータともに0x0とし,データ変化に伴う電流を無視できるようにした.各ブロックの電流要素は測定波形から4.4.2節で抽出した要素1~4を差し引くことにより抽出した.抽出結果をFig.4.17~4.19に示す.また,各命令の実行サイクル数をtable 4.2 に示す.Fig.4.17,4.18ではピークが4つ,Fig.4.19ではピークが6つ観測されており,add命



Figure 4.17: Power supply current with processing "add" instruction.

令,レジスタ書き込み命令,RMA 書き込み命令の実行サイクル(それぞれ,2,2,3)の ちょうど2倍の数となっている.また,奇数番目のピークレベルに対して偶数番目のピー クレベルは小さい.これは動作クロックの立ち上り,および,立ち下りに同期して内部回 路が動作することで電流が発生しているが,立ち下りに同期して動作する回路が少ないた めと推測される.なお,要素2,3と同様,動作周波数の変更に対応するため,各ピーク 電流を個別に電流要素として抽出した.



Figure 4.18: Power supply current with writing data to "D0" register.



Figure 4.19: Power supply current with writing data to RAM.

命令	実行サイクル数
add	2
mov data (to Register)	2
mov data (to RAM)	3

 Table 4.2: Execution cycle number.

### 4.5 プログラム依存性を考慮した電流解析

これまでに抽出した電流要素を用いてプログラムおよび動作周波数(分周比)を変更し て電流シミュレーションを行い,実測との比較評価を行った.本節では時間領域,周波数 領域の両面から評価を行った.

#### **4.5.1** 時間領域での電流解析

電流シミュレーションの実施前に各要素の不連続性により発生する不要な電流変化について補正を行った.

Fig.4.20 に示すように抽出した各要素を並べた場合,各要素の端点のレベルに差がある ため,不連続な点が発生する(Fig.4.20のError).この不連続点は電流変化分(電流の微 分 di/dt)を求めると大きなピーク,あるいはディップとして表れる.この電流変化分は実 際には発生しないものであるが,PIシミュレーションにおいてはインダクタンス(L)に よる電位変動(Ldi/dt)が大きく予測されてしまうことになり,補正を行う必要がある.



Figure 4.20: Merge error due to the discontinuity of elements.

補正には2通りの方法を用いた.要素4以外の各要素に関しては時間波形を合成する際 に連続して並べる必要があるため,各要素の端点はすべて一致している必要がある.各要 素が回路動作に起因して発生していることを考慮すると本来これらの端点は0となるべき である.このためこれらの要素については窓関数を時間領域で掛け合わせることで補正 を行った.時間波形合成時の端点での電流変化に大きな影響を与えないようにするため, 窓関数としては端点が滑らかに変化するものを用いる必要がある.今回はハニング窓の中 心に値が1となる部分を挿入したものを用いた.各要素に関して,電流変動の持続時間が 発振周波数(10MHz)の周期(100nsec)の何周期分となるかに応じて,該当する周期数 に2クロックを加えた期間だけ1を挿入したハニング窓\*を用いた.要素2に用いたハニング窓をFig.4.21に示す.要素2は電流変動の持続時間が発振周波数の1クロック以下であるため,3クロック分だけ1を挿入している.また,電流変動の持続時間が長い要素1 に関しては14クロック分(1400nsec)だけ1を挿入したハニング窓を用いている.



Figure 4.21: Hanning window for element No.2.

Fig.4.22 に補正した要素を用いて合成した波形を示す.形状を大きく変化させることなく, Fig.4.20の不連続部による誤差が取り除かれている.



Figure 4.22: Correction result of the element discontinuity.

要素4はクロック発生/分周回路により生じるものであり,他のブロックの動作には影響されない.従って,電流解析では全時間領域にわたって要素4のみを並べたものを他の

 $y=0.5-0.5\cos(2\pi x)$ 

ブロックの電流に重ね合わせればよいと推定される.このため,要素4ではその両端が0 である必要はなく,電流値が一致していれば良い.Fig.4.23に補正方法を示す.まず,要 素4の両端(A,B)の電流値の差 $\Delta y$ を求める.次に $i=y+\Delta y/2$ の直線と線分ABの差を 求め,もとの波形に足し合わせる.これにより,端点はA',B'に移動し,大きく波形を 変形せずに端点の電流値を一致させることができる.



Figure 4.23: Correction method for the discontinuity of element No.4.

Fig.4.24 に電流シミュレーションと実測の比較を行ったプログラムを示す.ただし, Fig.4.8 のプログラム中の測定対象命令列のみを示している.add, レジスタ書き込み, RAM 書き 込みをランダムに実行するプログラムとした.本節の電流シミュレーションでは動作ク

add	0x00,	D0	# <b>足し算</b>
mov	0x00,	D0	#レジスタ書き込み
add	0x00,	D0	#足し算
mov	0x00,	(0x00F0)	#RAM書き込み
mov	0x00,	D0	#レジスタ書き込み
mov	0x00,	D0	#レジスタ書き込み
mov	0x00,	(0x00F0)	#RAM書き込み
mov	0x00,	(0x00F0)	#RAM書き込み
mov	0x00,	(0x00F0)	#RAM書き込み
add	0x00,	D0	#足し算
mov	0x00,	D0	#レジスタ書き込み
mov	0x00,	(0x00F0)	#RAM書き込み
mov	0x00,	D0	#レジスタ書き込み
add	0x00,	D0	# <b>足し算</b>
add	0x00,	D0	#足し算

Figure 4.24: Program for current analysis.

ロックの立ち上がりエッジでどの命令が実行されているかを考慮し,実行されている命 令に応じた各電流要素を合成することで電流の時間波形を求めている.ただし,CF91D は基本的には2サイクルごとに命令フェッチを行うが,実行ステージの状況に応じて命令 フェッチにウェイトが発生するため,シミュレーションにより電流を求める際にはパイプ ラインの状態も考慮し,命令フェッチ時の ROM ブロックの電流(要素1)を足し合わせた.なお,動作周波数は10MHz(分周比1)である.Fig.4.25,4.26 に実測とシミュレーションで得られた電流波形と PI シミュレーションで重要となる電流の変化分(微分)をそれぞれ示す.



Figure 4.25: Power supply current analysis result.



Figure 4.26: Differentiation of power supply current.

これらの結果をみると,電流波形の外形はほぼ一致しており,625kHz 動作時の電流か ら今回抽出した電流要素を用いて,命令をランダムに10MHz で実行した場合の波形予測 が可能であるといえる.また,Fig.4.26の電流変化の波形では-0.5mA/nsを下回るディッ プと下回らないディップがランダムに発生している様子をシミュレーションで再現できて いる.Fig.4.26のピーク値の平均誤差は8.6%であり,各電流要素をプログラムに応じて合 成することにより電流変化も精度良くシミュレーションできるといえる.このことから, インダクタンス(L)による電位変動(Ldi/dt)に起因する PI 問題のシミュレーションに 対して本節の電流解析手法を適用することが可能であるといえる.

#### 4.5.2 周波数領域での電流解析

RAM書き込み命令[mov 0x00, (0x00F0)]のみを繰り返すプログラムを用いて周波数領 域での電流解析を行った.抽出した電流要素を用いてRAM書き込みのみを繰り返した際 の電流波形を求め,フーリエ変換により電流スペクトルを求めた.動作周波数は10MHz (分周比1)である.Fig.4.27に電流スペクトル,Fig.4.28に電流波形を実測波形とともに 示す.Fig.4.27をみると10MHzの高調波だけでなく,3.3MHz,5MHzとその逓倍の周波数 といった次数間調波も精度よく再現できている.1/3分数調波が発生する原因については, Fig.4.28より,RAMアクセスの実行サイクルが3clockであり,3clockごとにRAMアク セスの電流(Fig.4.19)が発生しているためと推定される.また,1/2分数調波に関しては Fig.4.28より,2clockごとに命令フェッチが行われてROMアクセスの電流(Fig.4.15)が 発生しているためと推測される.この結果から機能ブロックごとの電流を抽出し,パイプ ライン処理を考慮した電流解析を実施することで次数間調波を含めてシミュレーションで 再現することが可能であるといえる.



Figure 4.27: Spectrum of power supply current with writing data to RAM repeatedly.



Figure 4.28: Power supply current with writing data to RAM repeatedly.

なお, Fig.4.27 では 100MHz までの解析しか示していないが,これは対象としたマイコンの動作周波数が 10MHz と低速であり,100MHz を超える電流成分がノイズフロアと同等以下であったためである.本節の解析では電流要素抽出時のオシロスコープや磁界プローブの帯域の制限により,予測可能な上限周波数は 1GHz 程度であるが,より広帯域な機器を用いて電流要素の抽出を行う,あるいはシミュレーションを用いて電流要素の抽出を行うことにより,上限周波数を 3GHz 程度まで拡張することは可能である.

### 4.6 データ依存性を考慮した電源電流解析

### 4.6.1 データ依存性を考慮した電流要素抽出

マイコンで実行する命令の違いに加え,各命令で扱うデータが異なる場合にも命令実行時の電源電流が異なることが予想されるため,前節までは各命令で扱うデータを0x00に固定し,電源電流のデータ依存性を無視してきた.本節では,各命令で扱うデータが変化した場合の電源電流の変化について検討を行う.

まずはデータの違いにより電流波形の違いが生じることを確認するために,4.4.3節と 同様に, nopを100回繰り返す中で一度だけ解析対象の命令を実行するというプログラム を用いて,各命令について扱うデータが異なる場合の電流要素の差分を抽出した.扱う データは 0xFF と 0x00 とし, 0xFF を書き込む (加算する)時の電流波形から 0x00 を書 き込む(加算する)時の電流波形を差し引くことにより各命令について扱うデータが異な る場合の電流要素の差分を抽出した.扱うデータを0xFFと0x00としたのは,8ビットの データにおいては変化するビット数が最大であり,最も差分が大きくなると予想されるた めである.但し,4bit加算命令については,0xFを加算するときの電流波形から0x0を加 算するときの電流波形を差し引くことにより差分を抽出している.Fig.4.1に示す各機能ブ ロックについて差分を確認するため, RAM へのデータ書き込み, レジスタへのデータ書 き込み,レジスタ間のデータ移動,8ビット加算演算,4ビット加算演算の計5種類の命 令において扱うデータを変化させた場合の差分を抽出した結果を Fig.4.29 に示す.5種類 の命令ともに差分が見られており、どの命令においても差分はほぼ正の値となっている. このことから,当初想定通り,電源電流はデータ依存性を持っており,0xFFを書き込む (加算する)時の方が0x00を書き込む(加算する)時よりも電流が流れているといえる. これは電流の流れとしては,0 1への変化では電源回路から LSI 電源端子への電流の流 入が主であり,10への変化ではLSIグラウンド端子からグラウンド配線側への電流の 流出が主であり,本研究では電源端子側で電流観測を行っていることに起因している.

なお, Fig.4.29(c) に示すレジスタ間のデータ移動を実行した際の電流差分については本 命令が実行サイクル数が1であるにもかかわらず,2サイクル目においても電流が観測さ れている.現状,その原因解明には至っていないが,他の電流に比べて有意なレベルにあ るため,後述の電流解析ではこの電流を加味することとした.

次に,扱うデータの値を細かく変化させた場合について検証を行った.ここではFig.4.29 に示す各命令の電流差分において,最もデータ依存性が大きいと予想される(d)の8bit加 算演算のpeak1,peak2に着目し,加算するデータに含まれる1の数を変えて0x00を加算 した場合の電源電流との差分を測定した.測定結果をFig.4.30,Fig.4.31に示す.横軸は加 算するデータ(8ビット)中に含まれる1の数である.これは,加算に用いるレジスタは 加算演算前に0x00に初期化しているため,レジスタ内で"0"から"1"へと変化するビッ トの数と等価である.Fig.4.30,Fig.4.31より,8ビットのadd命令実行時に加算するデー タを変化させた場合の電源電流の差分は加算するデータに含まれる"1"の数(="0"か ら"1"に変化するビット数)にほぼ比例するといえる.この結果から,8ビットのadd命 令実行時の電源電流は基準電流とデータ依存部分に分けることができ,基準電流は0x00



Figure 4.29: Difference of power supply current by processing different data.

を加算する際の電流,データ依存部分は加算によって"0"から"1"に変化するレジスタ のビット数に比例する電流とみなすことができる.同様のことがRAMへのデータ書き込 み,レジスタへの書き込み,レジスタ間のデータ移動,4bit加算演算の各命令を実行した 場合のピーク電流で確かめられた.従って,4.4.3節で抽出した,扱うデータを0x00とし た場合の電流要素を各命令の基準電流とし,Fig.4.29の差分データを"0"から"1"に変 化する数に比例して振幅を縮小させて基準電流に足し合わせることで,データ依存を加味 した電流要素を表現できるといえる.



Figure 4.30: Correlation between the current of peak1 and the number of "1".



Figure 4.31: Correlation between the current of peak2 and the number of "1".

#### 4.6.2 データ依存性を考慮した時間領域での電流解析

電流解析は以下の方法で行う.

- 1. 命令実行による電流要素をパイプライン処理を考慮して並べる.
- 2. プログラムのデータ依存による電流要素を並べる.
- 3. nop 波形と1,2を足し合わせる.

このうち,2のデータ依存部分については,Fig.4.29で示した0xFFのデータを用いる場合 の電流から0x00のデータを用いる場合の電流を引いた電流波形を用いる.4.6.1節より, データに依存する電源電流は,レジスタやRAMにおいて"0"から"1"に変化するビッ ト数に比例するとみなせるので,レジスタおよびRAMを最初にすべて0x00に初期化し ておくことで,扱うデータの"1"のビット数に比例するといえる.従って,0x00や0xFF 以外のデータを扱う場合はそのデータ内の"1"のビット数に応じて振幅を決定する.

ここで,クロック到着から機能ブロックが動作するのに遅延があるため,Fig.4.32のように,nop波形の電流ピークと機能ブロックによる電流ピークのタイミングは一致しない. 従って,電流要素の電流ピークと nop 電流波形の電流ピークが一致するように並べるので はなく,Fig.4.32 に示すように各機能ブロックの動作遅延を考慮して足し合わせた.

Fig.4.33, Fig.4.34 に電源電流解析と実測の比較を行ったプログラムと電源電流解析の 結果得られた合成波形を示す.Fig.4.35 に示すように,6200ns 付近 (peak3) と 6600ns 付 近 (peak4) でレジスタ間データ移動による電流要素と 8bit 加算演算の電流要素が同時に流 れる.Fig.4.34 において,peak3 と peak4 のピーク値の相対誤差は 9.9%,6.5% と精度よく 表現できており,電流要素の合成による解析方法が有効であることを示している.また, データ依存による電流要素 (2) を合成せずに命令実行による電流要素 (1) のみを合成した 場合のピーク値の平均誤差が 32.7% であったのに対して,データ依存の電流要素を考慮し て合成した場合の誤差は 8.0% となった.以上の結果から,データ依存を考慮した電流要 素の合成が重要であると言える.



Figure 4.32: Time lag of the current peak by the timing delay.

nop	#no operation
mov 0xFF, (0x00F0	) #RAM書き込み
mov 0xBB, D2	#レジスタ書き込み
mov D0, D3	#レジスタ間データ移動
add 0x99,D1	#8bit加算演算
mov 0x55, (0x00F0	) #RAM書き込み
add 0x22, D0	#8bit加算演算
mov OxEE, D3	#レジスタ書き込み
nop	#no operation

Figure 4.33: Program for current analysis with considering data dependency.



Figure 4.34: Current analysis result with considering data dependency.



**Figure 4.35**: Current elements( $4\mu s \sim 8\mu s$ ).

### 4.6.3 データ依存性を考慮した周波数領域での電流解析

Fig.4.33 のプログラムを用いて周波数領域の電流解析を行った.Fig.4.34 をフーリエ変換したものをFig.4.36 に示す.Fig.4.36 より,源発振クロックの10MHzの高調波だけではなく,1.25MHz,625kHz とその整数倍の周波数といった次数間調波も精度よく再現できており,次の4つのスペクトルが観測されている.

- (A) クロック発生回路による電流(要素3)
- (B) クロックツリーによる電流(要素1,要素2)
- (C) クロックと同期して動作する機能ブロックによる電流
- (D) 命令フェッチ (ROM アクセス)による電流 (要素4)

今回は,マイコンを1.25MHz(源発振周波数10MHzを8分周)で動作させているため, (A)は源発振周波数である10MHzの高調波,(B)は立上り,立下りでスイッチングを行う ので動作周波数(1.25MHz)の偶数次高調波,つまり2.5MHzとその高調波が支配的であ り,(C)は動作周波数1.25MHzとその高調波,(D)はROM アクセスを2サイクルに一回行 う<sup>†</sup>ため,動作周波数の半分の625kHzとその高調波がそれぞれ対応する.

Fig.4.37より,実測と比較すると(A)~(D)のスペクトルが0~10MHzの周波数範囲で非常に精度よく一致している.また,Fig.4.38の80MHz~90MHzの周波数領域でも精度よく一致しており,本節で抽出した命令(ブロック)ごとの電流源が,プログラム及びデータ依存性を考慮した電源電流の解析に適用できることが確認された.



Figure 4.36: Spectrum of current shown in Fig.4.34.

<sup>&</sup>lt;sup>†</sup>プログラムの組み合わせによっては,間隔が3サイクルになる場合もあるが,本節で使用したプログラムにおいては,フェッチ間隔は全て2サイクルであった.



Figure 4.37: Spectrum of current shown in Fig.4.34 from 0 to 10 MHz.



Figure 4.38: Spectrum of current shown in Fig.4.34 from 80 to 90 MHz.

## 4.7 電源電流解析のまとめ

本章では8ビットマイコンを対象として,各機能ブロックの動作により生じる電流を電 流要素として抽出し,時間領域での電流波形シミュレーションを実施した.今回はクロッ ク発生回路部,クロックツリー部(クロック立ち上がりと立ち下がりの2つ),RAM部, ROM部,レジスタ部,演算器部の7つの電流要素を抽出し,パイプライン処理を考慮し て足し合わせることで,動作周波数およびプログラムを変更した場合でもブロック単位の 電流の組み合わせで電源電流の時間波形を精度よく見積もることができることを示した. また,電源電流波形をフーリエ変換することにより周波数領域での電流解析を実施し,動 作周波数の高調波だけでなく,次数間調波まで精度よく一致することを示すとともに,各 ブロックの電流が周期的に発生することで次数間調波の原因となっていることを示した.

さらに,本章では電源電流のデータ依存性についても検討を行った.RAM部,レジス タ部,演算器部の3種類の機能ブロックを用いる命令の実行において,電源電流が基準 電流と各命令で扱うデータに依存する部分に分けることができることを示し,初期値が 0x00の場合,データ依存の部分は扱うデータの中に含まれる"1"のビット数に比例する ことを示した.また,異なるデータを扱う複数の命令で構成されるプログラムを実行する 場合の電源電流に関して,データ依存を考慮せずに電流要素を合成して電源電流波形を 求めた場合には,そのピーク値の誤差が30%以上あったのに対し,データ依存性を考慮 して電源電流波形を求めた場合には,そのピーク値の誤差は10%以下となった.さらに, 得られた電流波形をフーリエ変換することで,異なるデータを扱う複数の命令で構成され るプログラムを実行する場合であっても,動作周波数の高調波だけではなく,次数間調波 まで精度よく一致することを示した.

本研究により,機能ブロックごとに電源電流をモデル化し,プログラムに応じて動作す る機能ブロックの電流を足しあわすことで電流シミュレーションを行うことが可能である ことを実証した.これにより,機能ブロックごとのLECCS-core モデル構築に向けて,等 価内部電流源モデルを機能ブロックごとの電流源で構築することができる可能性を実証し た.ただし,機能ブロックを構成単位とするLECCS-core モデルを確立するには,外部で 観測した機能ブロックごとの電源電流を線形等価回路を考慮して等価内部電流源に変換す る手法を確立する必要がある.

# 第5章 結論

本論文では EMC マクロモデルである LECCS モデル,特に LSI の Core ブロックをモ デル化対象とした LECCS-core モデルに関して,機能ブロックを構成単位とした新たな LECCS-core モデル構築に向け,以下の課題を解決し,モデル精度を向上するために行っ た研究について論じた.

- 線形等価回路の構造と回路素子の決定方法に関する課題 従来行われていた機能ブロックごとのモデル化では、たとえLSIが複数の機能ブロック、複数の電源・グラウンド端子対を備えていたとしても、機能ブロックごとに分解し、2端子対(1ポート)でモデル化を行っていた.このため、従来のモデル化手法では各機能ブロック間や端子間にLSI内部で結合があってもそれらを無視することとなり、機能ブロック間や端子間の伝達インピーダンス特性を正しく表現できないモデルとなっていた.
- 2 . 等価内部電流源モデルに関する課題

LECCS-core モデルにおいては従来の等価内部電流源モデルは特定のプログラムを 実行した際の電源電流測定結果から,周波数軸で抽出されており,マイコンのよう にプログラムに応じて動作が変化するLSIの場合,動作に応じて変化する電流を表 現することができていなかった.プログラムを変更した場合には再度電源電流の測 定,モデル構築が必要であった.一方で他のEMCマクロモデルではゲートごとや 命令ごとに電源電流を求め動作プログラムを考慮して電流解析を行う研究も行われ ているが,モデル規模が大きくなる,入手困難なLSIの設計情報を扱う必要がある といった課題がある.

上記第1の課題に対しては第2章,第3章において,内部結合として以下の2つの結合 を考慮した新たな線形等価回路構造と線形等価回路を構成する回路素子の値の決定方法 を提案した.

- メタル配線やゲートに起因すると推定される結合
- シリコン基板 (substrate) に起因すると推定される結合

第2章では,メタル配線やゲートに起因すると推定される結合に着目し,この結合を含む機能ブロックごとの線形等価回路を提案した.この章では,機能ブロック(コアブロック,I/O ブロック,アナログブロック)ごとに独立した電源端子とグラウンド端子を持つ8ビットマイクロコントローラを対象とし,コアブロックとI/O ブロック間の電源端子間に高周波において内部結合があることを実測により示し,この内部結合を含んだ3ポート

の線形等価回路モデルを提案した.さらに,この3ポートモデルの等価回路の回路素子の 値を決定する方法として,記号解析(Symbolic Analysis)により等価回路のインピーダン スを各回路素子の値を変数とした式で抽出し,駆動点インピーダンスと伝達インピーダン ス両方の絶対値・位相両方を考慮した最小二乗パラメータ最適化により回路パラメータを 決定する新たな方法を提案した.このパラメータ決定方法を用いることにより,従来のモ デル化手法のように機能ブロックごとに分解して回路素子のパラメータを決定するので はなく,LSI内部の物理的な構造を考慮した線形等価回路構造を設定し,LSI全体で回路 素子の決定を行うことが可能となった.第2章で構築した3ポートの線形等価回路モデル を用いることで,I/Oブロックに属する電源端子へのバイパスコンデンサの接続の有無に よるコアブロック用電源端子の内部インピーダンス変化がシミュレーションで再現可能と なった.

第3章では,従来無視されていた内部結合のうち,シリコン基板(substrate)に起因す ると推定される結合に着目し,この結合を含む機能ブロックごとの線形等価回路を提案し た.この章では,複数の電源系を備えているが,グラウンド端子が共通であるマイクロコ ントローラを対象とし,異なる電源系に属する電源端子間の伝達インピーダンスが低周 波領域で差があることから,抵抗素子を挿入してLSI内部のグラウンドを分離した構造の 線形等価回路でモデル化を行った.これにより,従来モデルに比べ,より実測に近い形で 電源端子間の伝達インピーダンス特性を表現できるモデルの構築が可能となった.ここ でのモデル化においても,第2章で提案した記号解析(Symbolic Analysis)とインピーダ ンスの絶対値・位相両方を考慮した最小二乗パラメータ最適化により回路パラメータを 決定するモデル構築手法を適用した.さらに,本モデル化の際にはLSIのシリコン基板 (substrate)とQFP(Quad Flat Package)のダイサポート間や,プリント回路基板のグラ ウンド間に発生する寄生容量を考慮に入れた.この寄生容量は数百 MHz を超える高周波 電流が流れる経路として無視することはできず,EMC シミュレーションにおいては非常 に重要である.

前述の第2の課題に対しては,第4章において,機能ブロックごとに電源電流を抽出 し,抽出された電源電流を合成することで,LSIの電源電流の予測が可能であることを示 した.ここでは機能ブロックごとに実測で電流を抽出しており,従来のゲートごとや命令 ごとの電流モデルに比べて非常に小さい規模でモデル構築が可能であり,入手困難なLSI の設計情報を必要としない.

第4章では,8ビットマイコンを対象として,機能ブロックごとの電源電流を実測によっ て求め,それらをマイコンで実行するプログラムに応じてパイプライン処理を考慮して足 し合わせることで,プログラムや動作周波数が変わってもLSIの電源電流を精度良く予測 できることを示した.また,シミュレーションで求めた電源電流の時間波形の周波数スペ クトルを求めると,動作クロック周波数の高調波だけでなく,イントラ EMC で問題とな る次数間調波も精度良く予測することができることを示した.さらには,プログラムで扱 うデータの値に応じて電源電流が変化することを示し,データの違いを考慮することで電 源電流の解析精度が向上することを示した. 本研究で得られた成果によって,ディジタル機器から発生する EMI や自家中毒のシミュ レーションに用いる LSI の LECCS-core モデルの精度向上が実現できる.これにより,設 計段階での EMC 問題の予測と対策が可能となり,製品の開発期間短縮,開発コストの低 減につながる.また,この LECCS-core モデルに関しては,半導体ベンダーから詳細な LSI の設計情報が入手できない場合であっても,実測によるモデル構築,EMC シミュレーショ ンが可能である.このため,広く EMC シミュレーション,EMC 設計を普及していく上で 大きく貢献できると考える.

今後の研究課題としては,プログラムやデータに依存した電源電流をLSIの内部イン ピーダンスを考慮して等価内部電流源に変換し,異なるパッケージやプリント回路基板に 対して汎用的に適用可能なLECCS-core モデルにしていく必要がある.また,マイコンの プログラムのコンパイラと連携し,パイプライン処理の状態をプログラム作成時に抽出 し,機能ブロックごとの電流源からプログラムやデータに応じた等価内部電流源を簡単に 作成可能な環境を整えていく必要がある.

# 略語,用語,文字の定義

## 略語

IBC	Inter Block Coupling
	ブロック間結合
IBIS	Input/Output Buffer Information Specification
	アイビス(I/O バッファのモデルの一種で国際標準)
EMC	Electromagnetic Compatibility
	電磁両立性
EMI	Electromagnetic Interference
	電磁妨害
LECCS	Linear Equivalent Circuit and Current Sources (Model)
	線形等価回路および(等価内部)電流源(モデル)
PCB	Printed Circuit Board
	プリント回路基板
PDN	Power Distribution Network / Passive Distribution Network
	電源供給回路網 / 受動回路網
PI	Power Integrity
	電源完全性(" 電源品質 "という意味で使われることが多い)
QFP	Quad Flat Package
	キューエフピー(4方向にリードピンがあるパッケージの形状の一種)
SI	Signal Integrity
	信号完全性(" 信号品質 "という意味で使われることが多い)
SPICE	Simulation Program with Integrated Circuit Emphasis (Model)
	スパイス(電子回路シミュレーション ソフトウエア , または , そのモデル )
VCCI	Voluntary Control Council for Interference Information Technology Equipment
	情報処理装置等電磁波障害自主規制協議会

# 用語

Ground Bounce	グラウンドバウンス(グラウンド電位変動)
Microcontroller	マイクロコントローラ(マイコン)
Power Bounce	パワーバウンス(電源電位変動)
Symbolic Analysis	記号解析

## 文字の定義

AV<sub>CC</sub> , V<sub>CC</sub> , V<sub>DD</sub> , V<sub>ref+</sub> , V<sub>CL</sub>電源端子AV<sub>SS</sub> , V<sub>SS</sub> , GNDグラウンド端子

参考文献

- Madhavan Swaminathan(著), 須藤俊夫(監修,翻訳), "パワーインテグリティのすべて 電源ノイズを抑えるプリント基板設計," ISBN-10:4798119210, 翔泳社, Jan. 2010.
- [2] M. Swaminathan, and E. Engin, "Power integrity modeling and Design for semiconductors and systems," ISBN-10:0136152066, Prentice Hall, Nov. 2007.
- [3] Eric Bogatin (著), 須藤俊夫(翻訳), "エリック・ボガティン 高速デジタル信号の 伝送技術 シグナルインテグリティ入門," ISBN-10:4621082612, 丸善, Jul. 2010.
- [4] 渡邊貴之,久保田英正,荒木健次,浅井秀樹,"並列分散処理型3次元電磁界シミュ レータBLESS による大規模PWBの解析,"信学技報. CPM2003-185, pp.51-55, Jan. 2004.
- [5] 浅井秀樹,久保田英正,渡邊貴之,荒木健次,"BLESS:FDTD法に基づく大規模電磁
   界解析とその応用,"日本計算工学会 計算工学,vol.10,no.3,pp.1179-1182,Jul.
   2005.
- [6] IEC 62014-1 Ed. 1.0, Electronic design automation libraries Part 1: Input/output buffer information specifications (IBIS version 3.2), 2001.
- [7] ANSI-EIA-656-B Standard: I/O BUFFER INFORMATION SPECIFICATION (IBIS version 4.2), 2006.
- [8] S.B. Dhia, M. Ramdani, and E. Sicard (Editors), "Electromagnetic compatibility of integrated circuits," ISBN-10: 0387266003, Chap.5, Springer, Dec. 2005.
- [9] IEC 62433-2 Ed. 1.0, EMC IC modelling Part 2: Models of integrated circuits for EMI behavioural simulation - Conducted emissions modeling (ICEM-CE), Oct. 2008.
- [10] J. Levant, M. Ramdani, R. Perdriau and M. Drissi, "EMC assessment at chip and PCB Level: use of the ICEM model for jitter analysis in an integrated PLL," IEEE Trans. Electromagn. Compat., vol.49, no.1, pp.182-191, Feb. 2007.
- [11] M. Ramdani, E. Sicard, A. Boyer, S.B. Dhia, J.J. Whalen, T.H. Hubing, M. Coenen, and O. Wada, "The electromagnetic compatibility of integrated circuits - past, present, and future," IEEE Trans. Electromagn. Compat., vol.51, no.1, pp.78-100, Feb. 2009.

- [12] E. Kulali, E. Wasserman, and J. Zheng, "Chip power model a new methodology for system power integrity analysis and design," Proc. 2007 IEEE Electrical Performance of Electronic Packaging Conf. (EPEP), pp.259-262, Atlanta, USA, Oct. 2007.
- [13] S. Imai, A. Inoue, M. Matsumura, K. Kawasaki, and A. Suga, "Single-chip multiprocessor integrating quadruple 8-Way VLIW processors with interface timing analysis considering power supply noise," Proc. Asia and South Pacific Conf. on Design Automation (ASP-DAC), no.5D-2, pp.541-546, Yokohama, Japan, Jan. 2006.
- [14] O. Wada, Y. Takahata, Y. Toyota, R. Koga, T. Miyashita, and Y. Fukumoto, "Power current model of digital IC with internal impedance for power decoupling simulation," Proc. 4th European Symposium on Electromagn. Compat., vol.2, pp.315-320, Brugge, Belgium, Sep. 2000.
- [15] Y. Fukumoto, Y. Takahata, O. Wada, Y. Toyota, R. Koga, and T. Miyashita, "Power current model of LSI/IC containing equivalent internal impedance for EMI analysis of digital circuits," IEICE Trans. Commun., vol.E84-B, no.11, pp.3041-3049, Nov. 2001.
- [16] 高山惠介,木下智博,松石拓也,松永茂樹,王志良,豊田啓孝,和田修己,古賀隆治,福本幸弘,柴田修,"LSIの電源端子電流モデルのEMIシミュレーションへの適用,"信学論(B),vol.J86-B,no.2,pp.226-235,Feb. 2003.
- [17] 和田修己,"ディジタル回路の不要電磁波発生機構のモデル化とシミュレーション," 信学論(B), vol.J86-B, no.7, pp.1062-1069, Jul. 2003.
- [18] 豊田友博,南澤裕一郎,中村克己,和田修己,豊田啓孝,古賀隆治,"LECCS モデルの多電源ピン LSI への拡張,"信学技報,EMCJ2003-119, pp.41-46, Dec. 2003.
- [19] K. Nakamura, T. Toyota, O. Wada, R. Koga, and N. Kagawa, "EMC macro-model (LECCS-core) for multiple power-supply pin LSI," Proc. 2004 Int. Symposium on EMC, Sendai (EMC'04/Sendai), no.3A1-4, pp.493-496, Sendai, Japan, Jun. 2004.
- [20] 中村克己,南澤裕一郎,豊田啓孝,古賀隆治,和田修己,齊藤義行,中村篤,"マイク ロコントローラの多電源ピン LECCS-core モデルの構築,"信学論(C), vol.J89-C, no.11, pp.833-842, Nov. 2006.
- [21] 木下智博,田中大介,大坂英樹,和田修己,豊田啓孝,古賀隆治,"EMIシミュレーションのためのIC/LSI電源系モデルのI/O回路部への拡張,"平成14年度電気・情報関連学会中国支部連合大会,講演番号081115, p.238, Oct. 2002.
- [22] H. Osaka, D. Tanaka, O. Wada, Y. Toyota, and R. Koga, "Linear equivalent circuit and current source for I/O (LECCS-I/O) modeling of IC power current for EMI simulation," Journal of Japan Institute of Electronics Packaging, vol.7, no.6, pp.517-524, Sep. 2004.

- [23] Y. Villavicencio, F. Musolino, and F. Fiori, "Electrical model of a microcontroller for EMC analysis," Proc. Int. Workshop on EMC of ICs (EMC Compo 2009), Toulouse, France, Nov. 2009.
- [24] Y. Villavicencio, F. Musolino, and F. Fiori, "A simulation-based black-box microcontroller model for EME prediction," IEICE Trans. Commun., vol.E93-B no.7, pp.1715-1722, Jul. 2010.
- [25] T. Steinecke, M.Gökçen, J.Kruppa, P.Ng, and N.Vialle, "Layout-based chip emission models using RedHawk," Proc. Int. Workshop on EMC of ICs (EMC Compo 2009), Toulouse, France, Nov. 2009.
- [26] 岡典正,五百旗頭健吾,豊田啓孝,古賀隆治,"PI/SI 解析精度向上を目的とした IBIS 及びLECCS-core 組合せ IC マクロモデル,"信学論(C), vol.J93-C, no.11, pp.433-444, Nov. 2010.
- [27] "H8S/2623 グループ ハードウェアマニュアル Rev.5.00," ルネサステクノロジ, 2006.
- [28] 野村洋平,川島潤,船曳信生,豊田友博,南澤裕一郎,和田修己,"IC/LSI 電源系 EMC マクロモデル LECCS のためのパラメータ最適化アルゴリズムの提案,"信学 技報,EMCJ2004-114, pp.71-76, Dec. 2004.
- [29] "H8/3694 グループ ハードウェアマニュアル Rev.4.00," ルネサステクノロジ, 2004.
- [30] "MN101CF91D LSI 説明書 第2.1版," 松下電器産業株式会社, 2005.
- [31] A. Gstöttner, T. Steinecke, and M. Huemer, "High level modeling of dynamic switching currents in VLSI IC modules," Proc. Int. Workshop on EMC of ICs (EMC Compo 2005), pp.207-210, Munich, Germany, Nov. 2005.
- [32] A. Gstöttner, T. Steinecke, and M. Huemer, "Activity based high level modeling of dynamic switching currents in digital IC modules," Proc. the 17th Int. Zurich Symposium on EMC, pp.598-601, Singapore, Feb. 2006.
- [33] T. Steinecke, M. Goekcen, D. Hesidenz, and A. Gstöttner, "High-accuracy emission simulation models for VLSI chips including package and printed circuit board," Proc. 2007 IEEE Int. Symposium on EMC, pp.1-6, Honolulu, USA, Jul. 2007.
- [34] S.Y. Yuan, C.F. Yang, E. Sicard, C.K. Chen, and S.S. Liao, "EMI prediction under different program behavior," Proc. 2007 IEEE Int. Symposium on EMC, pp.429-432, Honolulu, USA, Jul. 2007.
- [35] S.Y. Yuan, and W.S. Huang, "Instruction Current Model for Pipelined Microcontroller EMI Behavior Estimation," Proc. 2009 Int. Symposium on EMC, Kyoto (EMC'09/Kyoto), no.22Q3-5, pp.429-432, Kyoto, Japan, Jul. 2009.

- [36] S.Y. Yuan, H.E. Chung, and S.S. Liao, "A Microcontroller instruction set simulator for EMI prediction," IEEE Trans. Electromagn. Compat., vol.51, no.3, pp.692-699, Aug. 2009
- [37] D.A. Patterson, and J.L. Hennessy, "パイプラインを用いた性能向上," コンピュー タの構成と設計 第2版,成田光彰訳,下巻 第6章,日経 BP社, 1999.
- [38] A. Liberatore, A. Luchetta, S. Manetti and M.C. Piccirilli, "A new symbolic program package for the interactive design of analog circuits," Proc. Int. Symposium on Circuits and Systems (ISCAS'95), pp.2209-2212, Seattle, USA, May. 1995.
- [39] L.P. Huelsman, "Symbolic analysis a tool for teaching undergraduate circuit theory," IEEE Trans. Education, vol.39, no.2, pp.243-250, May. 1996.
- [40] K. Ichikawa, T. Unou, T. Tsuda, Y. Mabuchi, and N. Nagata, "EMI model improvement taking LSI package structure into consideration," Proc. IEEE Int. Symposium on EMC, no.TH-AM-SS-4, pp.707-711, Portland, USA, Aug. 2006.
- [41] 津田剛宏, 鵜生高徳, 市川浩司, "LSI のパッケージ構造を考慮した EMI モデルの改良," 信学技報, EMCJ2006-84, pp.19-24, Dec. 2006.
- [42] B. Vrignon, S.D. Bendhia, E. Lamoureux, and E. Sicard, "Characterization and modeling of parasitic emission in deep submicron CMOS," IEEE Trans. Electromagn. Compat., vol.47, no.2, pp.382-387, May. 2005.
- [43] K. Iokibe, A. Takahashi, U. Paoletti, O. Wada, Y. Toyota, and R. Koga, "Determination of effective parasitic capacitances around IC package for EMC modeling," Proc. Int. Workshop on EMC of ICs (EMC Compo 2007), Torino, Italy, Nov. 2007.
- [44] 前川智哉,岩城秀樹,山田徹,小川晃一,"近傍磁界分布を用いたノイズ源最適配置 推定法の提案,"信学技報,EMCJ2008-6,pp.41-46,Jun. 2008.
- [45] 土井達也, 増田則夫, "磁界プローブの空間特性を用いたプリント基板配線中の電流 同定, "電学論(A), vol.122-A, no.3, pp.315-321, Mar. 2002.
- [46] T. Harada, N. Masuda, and M. Yamaguchi, "Near-field magnetic measurements and their application to EMC of digital equipment," 2006 IEICE Trans. Electron., vol.E89-C, no.1, pp.9-15, Jan. 2006.
- [47] IEC 61967-6 Ed. 1.1, Integrated circuits Measurement of electromagnetic emissions, 150 kHz to 1 GHz Part 6: Measurement of conducted emissions Magnetic probe method, Jun. 2008.

# 研究業績

## 本論文に関する業績

[論文]

- <u>齊藤義行</u>,安原昌克,馬淵雄一,松嶋徹,久門尚史,和田修己,"多電源LSIのLECCS- core モデルにおけるグラウンド接続モデルに関する検討," 電学論(C),vol.130-C, no.11, pp.1897-1906, Nov. 2010.
- <u>齊藤義行</u>,野村勝也,安原昌克,和田修己,"プログラム依存性を考慮した8ビットマイクロコントローラの電源電流解析," 信学論(C),vol.J93-C,no.11,pp.445-454, Nov. 2010.

[国際会議発表]

- <u>Y. Saito</u>, M. Yasuhara, Y, Funato, U. Paoletti and O. Wada, "LECCS-Core Model Including Inter-Block Coupling for an LSI with Multiple Power-Supply Pins," Proc. 2009 Int. Symposium on EMC, Kyoto (EMC'09/Kyoto), no.22Q3-2, pp.417-420, Kyoto, Japan, Jul. 2009.
- O.Wada, <u>Y. Saito</u>, K.Nomura, Y.Sugimoto, T.Matsushima, "Power supply current analysis of micro-controller with considering the program dependency," Proc. Int. Workshop on EMC of ICs (EMC Compo 2011), Dubrovnik, Croatia, Nov. 2011.

[国内研究会,学会発表等]

- <u>齊藤義行</u>,和田修己,"線形等価回路の同定と機能ブロック毎の要素電流抽出," 電子情報通信学会ソサイエティ大会講演論文集 2010 年 通信(1), "SS-79"-"SS-80", 2010-08-31.
- 安原昌克,船戸是宏,<u>齊藤義行</u>, Umberto Paoletti,久門尚史,和田修己,"多電源ピンLSIのブロック間寄生結合を考慮したLECCS-core モデルに関する検討," 信学技報,EMCJ2008-90, pp.25-30, Dec. 2008.
- 安原昌克, <u>齊藤義行</u>, 馬淵雄一, 久門尚史, 和田修己, "多電源 LSI におけるグラウンド接続モデルに関する検討,"平成21年度電気関連学会関西支部大会, G189, Nov. 2009.
- 杉本幸薫, <u>齊藤義行</u>, 松嶋徹, 和田修己, "プログラム及びデータにより異なる機能 ブロック動作に依存する LSI 電源系高周波電流の解析," 信学技報, EMCJ2011-48, pp.25-30, Jul. 2011.

研究業績

## その他の業績

[論文]

- · <u>齊藤義行</u>,高橋英治,佐々木智江,菅谷康博,"容量内蔵インタポーザのシステム LSIへの適用評価," 信学論(C),vol.J91-C,no.11,pp.569-576,Nov. 2008.
- 高橋英治, <u>齊藤義行</u>, 佐々木智江, 井ノ上大輔, "コンデンサ内蔵インタポーザを適用したシステムLSIのイミュニティ評価," エレクトロニクス実装学会誌, 第14巻, 第4号, pp.272-277, 2011年7月.
- 中村克己,南澤裕一郎,豊田啓孝,古賀隆治,和田修己,齊藤義行,中村篤,"マイク ロコントローラの多電源ピン LECCS-core モデルの構築, "信学論(C), vol.J89-C, no.11, pp.833-842, Nov. 2006.

[国際会議発表]

- Eiji Takahashi, Takeshi Nakayama and **Yoshiyuki Saito**, "Evaluation of Packages by Simulating IC Emission with LECCS Model," Proc. the 17th Int. Zurich Symposium on EMC, pp.300-303, Singapore, Feb. 2006.
- Chie Sasaki, **Yoshiyuki Saito**, Eiji Takahashi, Yasuhiro Sugaya and Hideki Kobayashi, "An evaluation of the immunity characteristics of an LSI with capacitors embedded in an interposer," Proc. 2010 IEEE Int. Symposium on EMC, pp.473-478, Florida, USA, Jul. 2010.

[国内研究会,学会発表等]

- <u>齊藤義行</u>,高橋英治,佐々木智江,菅谷康博,"容量内蔵インタポーザによるLSIの ノイズ特性向上技術," 信学技報,CPM2009-140, pp.35-39, Nov. 2009.
- 南澤裕一郎,太田有宣,豊田友博,中村克己,和田修己,豊田啓孝,古賀隆治,<u>齊藤義行</u>, 中村篤, "Sパラメータ測定による多電源ピンLSIのLECCS-core モデルの構築,"
   信学技報,EMCJ2004-161, pp.85-90, Mar. 2005.
- 五百旗頭健吾,渡辺哲史,崎山一幸,<u>齊藤義行</u>,豊田啓孝,古賀隆治, "EMIフィルタ設計への適用を目的とした電子レンジ内蔵インバータの線形等価回路モデル構築," 信学技報,EMCJ2010-14, pp.25-30, Jun. 2010.
- 吉川薫平,佐々木悠太,市川浩司,<u>齊藤義行</u>,永田 真,"デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法," 信学技報,ICD2011-95, pp.73-78, Nov. 2011.
- 中山武司,北川大作,石井雅博,齊藤義行,"BGAパッケージの端子に流れる電流測 定法および測定プローブの提案,"信学技報,EMCJ2012-3,pp.13-18,Apr. 2012.
- 中山武司,北川大作,石井雅博, <u>齊藤義行</u>, "BGA パッケージのグランド端子を流れる電流測定とグランド端子配置の最適化," 信学技報, EMCJ2012-4, pp.19-24, Apr. 2012.

# 謝辞

本論文は筆者が京都大学大学院工学研究科電気工学専攻博士後期過程において和田修己 教授のご指導のもとで行った研究成果についてまとめたものです.和田修己教授には終始 懇切丁寧にご指導いただきましたことに深く感謝いたします.また,本論文を作成するに あたりご指導,ご助言を賜りました京都大学大学院工学研究科電気工学専攻 久門尚史准 教授,松嶋徹助教に深く感謝の意を表します.

本研究の遂行にあたり,京都大学和田研究室の皆様には実験やシミュレーション等,諸 事に対してご協力いただき,厚く御礼申し上げます.特に,安原昌克氏,野村勝也氏,田 中弘志氏,山崎輝宣氏,杉本幸薫氏,出原歩氏には研究グループのメンバーとして活動を 共にし,数多くの実験・シミュレーションにご協力していただき,心から感謝いたします. また(株)日立製作所 馬淵雄一氏には同じ社会人大学院生として有益な議論と共に多 くの助言をいただき,感謝いたします.

パナソニック株式会社の小川立夫室長,福本幸弘参事をはじめ,関係者の皆様には,筆 者の社会人大学院生としての京都大学大学院工学研究科への進学に関してご理解とご協 力をいただきましたことに深く感謝いたします.

最後に,筆者のわがままのため多大な迷惑をかけたにもかかわらず,常に筆者を支えて くれた妻・正美,二人の娘・美緒,美菜に心から感謝の意を表します.