

新 制
工
619
京大 附 図

半導体記憶装置のための
バイト誤り検出・訂正符号の研究

昭和59年7月

金 田 重 郎

半導体記憶装置のための
バイト誤り検出・訂正符号の研究

昭和59年7月

金田重郎

〔あらまし〕

半導体記憶素子の高集積化とともに、大型計算機システムの記憶素子として、複数ビット出力の記憶素子が用いられる様になって来た。この種の記憶素子では、従来の1ビット出力記憶素子とは異なり、素子故障時に、複数ビットの塊となった誤り（バイト誤り）を生じる。従って、複数ビット出力記憶素子を用いた半導体記憶装置の高信頼化には、バイト単位の誤りを検出・訂正する符号が効果的である。

本論文では、半導体記憶装置に適したバイト誤り検出・訂正符号について、冗長度が小さく、符号化・復号化回路のLSI化が容易となる、新しい符号構成法を提案する。また、これら符号の高信頼化効果を定量的に明らかにし、符号の適用範囲について述べる。

目 次

第1章 序論.....	1
1.1 研究の目的.....	1
1.2 記憶装置のための誤り検出・訂正符号に関する研究の歴史.....	1
1.3 研究の動機と主要な成果.....	4
1.4 本論文の概要.....	8
第2章 誤り検出・訂正符号が満たすべき要件.....	9
2.1 緒言.....	9
2.2 符号構成上の要件.....	9
2.2.1 符号機能.....	9
2.2.2 経済性・性能からの半導体記憶装置用符号が満たすべき要件.....	14
2.2.3 多数ビット誤りに対する符号の検出能力.....	14
2.3 巡回性符号と奇数重み列符号.....	18
2.4 結語.....	21
第3章 SEC-DED-SbED符号の構成.....	23
3.1 緒言.....	23
3.2 既存のSEC-DED-SbED符号について.....	23
3.3 単一バースト誤り検出SEC-DED符号・・（構成A）.....	26
3.3.1 単一バースト誤り検出SEC-DED符号の構成法.....	27
3.3.2 既存の符号と本符号との関係.....	36
3.3.3 巡回性単一バースト誤り検出SEC-DED符号の構成法.....	41
3.4 奇数重み列SEC-DED-SbED符号・・（構成B）.....	49
3.4.1 奇数重み列SEC-DED-SbED符号の構成法.....	49
3.4.2 巡回性奇数重み列SEC-DED-SbED符号の構成法.....	58
3.5 最小重みSEC-DED-SbED符号・・（構成C）.....	61
3.5.1 既存のSEC-DED-SbED符号の問題点.....	61

3.5.2	最小重みSEC-DED-SbED符号の構成法.....	62
3.6	符号ビット長の比較.....	75
3.7	結語.....	78
(付録3-1)	定理(3-6), 定理(3-7), 定理(3-9)の証明.....	80
(付録3-2)	計算機実験によるSEC-DED-SbED符号の生成.....	86
(付録3-2)	グループ化行列Aの例.....	90
第4章	SbEC-DbED符号の構成.....	91
4.1	緒言.....	91
4.2	既存のSbEC-DbED符号の問題点.....	91
4.3	SbEC-DbED符号.....	92
4.3.1	Reed & SolomonによるSbEC-DbED符号.....	92
4.3.2	新しいSbEC-DbED符号の構成法.....	94
4.3.3	巡回性SbEC-DbED符号の構成法.....	105
4.4	結語.....	119
(付録4-1)	同伴行列Tとそのべき乗.....	120
(付録4-2)	図4-5の符号の構成.....	122
第5章	符号化・復号化回路の構成.....	124
5.1	緒言.....	124
5.2	単一バースト誤り検出SEC-DED符号の符号化・復号化回路.....	126
5.2.1	誤り検出回路.....	126
5.2.2	チェックビット生成回路・シンドローム生成回路.....	126
5.2.3	シンドロームデコード回路.....	127
5.2.4	全体構成.....	128
5.3	SEC-DED-SbED符号の符号化・復号化回路.....	130
5.3.1	新しい奇数重み列SEC-DED-SbED符号.....	130
5.3.2	最小重みSEC-DED-SbED符号.....	130
5.4	SbEC-DbED符号の符号化・復号化回路.....	132
5.4.1	シンドロームデコード回路.....	132

5.4.2	誤り検出回路.....	133
5.4.3	シンドロームデコード回路構成例.....	133
5.5	符号化・復号化回路のゲート量比較.....	136
5.6	結語.....	138
第6章	高信頼化効果.....	139
6.1	緒言.....	139
6.2	複数ビット出力素子に対するバイト誤り検出・訂正符号の効果.....	139
6.2.1	信頼度算出モデル.....	139
6.2.2	記憶部故障率の導出.....	142
6.2.3	結果の比較.....	145
6.3	ソフトエラーを考慮した半導体記憶装置の信頼度設計.....	150
6.3.1	ソフトエラーに対する装置側の高信頼化手法.....	151
6.3.2	高信頼化効果（厳密式）.....	153
6.3.3	高信頼化効果の近似的算出手法.....	160
6.3.4	各方式の比較.....	173
6.4	結語.....	177
(付録6-1)	符号の多数ビット誤りに対する検出率.....	179
(付録6-2)	信頼度厳密式の導出.....	186
(付録6-3)	符号評価プログラムECCES.....	191
第7章	符号の実用化.....	196
7.1	緒言.....	196
7.2	SEC-DED-SbED符号.....	197
7.3	SbEC-DbED符号.....	199
7.4	結語.....	201
第8章	結論.....	202
謝辞, 文献.....		204

略号一覧

本論文の主たる略号を以下に示す。

- n : 符号ビット長* (ビット)
- b : バイト長 (ビット)
- r : チェックビット長 (ビット)
- k : データビット長* (ビット)
- H : パリティチェック行列 (H行列)
- R : 巡回性符号における巡回オペレーター
(ただし, チェックビット長 r がバイト長 b の倍数に限定される
時には, 誤解を招かない範囲で r/b を R とすることがある。)
- H_0 : 巡回性符号の H 行列を生成するための単位行列
- D : 巡回性符号の巡回度 (繰り返しの回数)
- e : 誤りパターン
- $w(e)$: 誤りパターンの重み
- S : シンドローム
- d : ハミング距離

*) 通常, n は「符号長」, k は「データ長」と呼ばれる。しかし, 本論文では, 符号長がガロア体 $GF(2)$ 上の長さであり, ガロア体 $GF(2^b)$ 上での長さで無いことを強調するため, 特に, 「符号ビット長」「データビット長」と呼ぶ。

第 1 章 序論

1.1 研究の目的

近年、情報処理システムの大規模化、故障により生じる社会的影響の増大等により、計算機システムの高信頼化が、ますます重要となっている。

大規模情報処理システムを高信頼化するためには、システムを構成する論理装置、主記憶装置等の各装置の高信頼化が必要であり、なかでも、主記憶装置をはじめとする半導体記憶装置の高信頼化は、装置を構成する部品点数が多いため、特に重要である。

現状の半導体記憶装置は、記憶素子として、1ビット出力の記憶素子を使用して構成され、1ビット誤り訂正・2ビット誤り検出符号（SEC-DED符号）による誤り制御を行っている。しかし、近年、記憶素子の高集積化とともに、複数ビットの出力を有する記憶素子が用いられる様になりつつある。この種の複数ビット出力素子では、素子の故障時に、複数ビットの塊となった誤りを生じるため、従来のSEC-DED符号に代わって、複数ビットの誤りを検出・訂正できる符号が、装置高信頼化のために必要となる。

本研究は、複数ビットの誤りを検出・訂正する新しい符号を考案し、これにより、経済性・信頼性に優れた半導体記憶装置を提供することを目的とする。

1.2 記憶装置のための誤り検出・訂正符号に関する研究の歴史

誤り検出・訂正符号の研究^{(1) - (8)}は、1948年のShannonの通信理論の発表にまでさかのぼることができ、その基礎はHamming⁽⁹⁾により1950年に確立された。その後、特にデジタル通信システムへの適用を中心として、目覚ましい発展を遂げてきた。

誤り検出・訂正符号の計算機への適用^{(10) - (12)}は、磁気テープ記憶装置、磁気ディスク記憶装置などのファイル記憶装置^{(13) - (15)}に始まり、その後、主記憶装置^{(16) - (17)}にも使用される様になった。しかしながら、ファイル記憶装置用誤り検出・訂正符号に対する要件と、主記憶装置（半導体記憶装置）用誤り検出・訂正符号に対する要件の間には、大きな差がある。

ファイル記憶装置に対する誤り検出・訂正符号の適用

ファイル記憶装置では、媒体の製造歩留り向上を目的として、誤り訂正符号の機能が活用されており、このため、高い誤り訂正能力が要求される。反面、媒体が比較的安価であるため、符号の冗長度^{*)}を大きく取ることが可能であり、符号化・復号化速度に対する要求も（半導体記憶装置に比較すれば）厳しくない。従って、伝送用符号で使用される巡回シフトレジスタを用いた逐次的な符号化・復号法を用いることができる。

このような観点から、ファイル記憶装置⁽¹⁵⁾には、ファイア符号等のバースト誤り訂正符号が使用されてきた。更に、近年、6250BPI 高密度磁気テープ記憶装置⁽¹³⁾、超大容量記憶装置 (MSS)⁽¹⁴⁾等には、従来のファイア符号に代わって、インターリーブ、Eras ure 訂正等の手法により誤り訂正能力を強化した、単一バイト誤り訂正符号（単一隣接誤り訂正符号）が用いられる様になっている。

*) チェックビット長／符号ビット長を、本論文では符号の「冗長度」と呼ぶ。

半導体記憶装置に対する誤り検出・訂正符号の適用

主記憶装置等の半導体記憶装置では、極めて高速の符号化・復号化が要求され、又、記憶素子自体が高価であるため、符号の冗長度を極力抑える必要がある。反面、ファイル記憶装置に比較すると、誤りの検出・訂正能力を比較的強く抑えることができる。誤り検出・訂正符号が適用されている半導体記憶装置は、主として、主記憶装置であり、主記憶装置にたいしては、IBM7030 (1961), IBM360 /85 (1968) 以来、1ビット誤り訂正・2ビット誤り検出能力を持つハミング符号 (SEC-DED符号)⁽¹⁶⁾が広く用いられている。

ここで、半導体記憶装置のための誤り検出・訂正符号の研究について概観する。

半導体記憶装置に対する誤り検出・訂正符号の研究は、1970年のHsiao による最小重み SEC-DED符号の提案⁽¹⁶⁾により一つの転機を迎えた。これ以後、Hsiao をはじめとする米国IBM社のグループを中心として、記憶装置用誤り検出・訂正符号の研究は大きく進展する。この最小重みSEC-DED符号は、H行列（パリティチェック行列）の行間演算により、従来のSEC-DED符号に一致するため、理論上の新規性には乏しい。しかし、従来のハミングSEC-DED符号と比較すると、

(1)符号化・復号化遅延が最小

(2)H行列にモジュラな繰返し性を与えることができ、符号化・復号化回路のLSI 化に適す

等の特徴を有し、今日、ミニコン以上の計算機の主記憶装置には、不可欠のものとなっている。日本国内でも、主要な計算機メーカーは、モジュラな構成を持つ最小重みSECDED符号の符号化・復号化LSIを製造し、自社装置に適用している。

半導体記憶装置への適用をねらった誤り検出・訂正符号の研究としては、その後

(1)ビット単位の誤りを扱い、更に誤り訂正能力の大きな符号の研究、

(2)複数ビット出力記憶素子に適した、バイト誤り検出・訂正符号の研究、

の2方向に分かれて発展した。

前者のビット単位の誤りを訂正する符号の研究としては、2ビット誤り訂正符号の研究が代表的であり、種々の興味深い符号構成が提案されている^{(18) - (25)}が、大型計算機への適用は、商用機のごく特殊な装置を除いて、報告されていない。2ビット誤り訂正符号については、本論文の主旨からはなれるので、詳しく述べることはしない。

後者のバイト単位の誤りを検出・訂正する符号の研究は、1970年のBossen⁽²⁶⁾による、単一バイト誤り訂正符号(単一b隣接誤り訂正符号)の提案にはじまる。Bossenの単一バイト誤り訂正符号は、チェックビット長がbの倍数に限定されているが、その後Hong, Patel⁽²⁷⁾は、単一バイト誤り訂正符号として任意のチェックビット長を持ち、理論的に最大の符号ビット長を持つ符号の構成法を提案した。

更に符号の誤り検出能力を高め、単一バイト誤りの訂正だけでなく、二重のバイト誤りの検出までも可能とした符号(単一バイト誤り訂正・二重バイト誤り検出符号)は、Reed & Solomon⁽²⁸⁾により提案されており、符号化・復号化回路の構成法の研究⁽⁵⁴⁾、多重誤りに対する符号の誤り検出能力についての研究⁽⁴⁴⁾等がなされている。更に、2バイト以上の多重バイト誤りを訂正する符号の研究もなされているが、近い将来に半導体記憶装置に適用される可能性は薄いので、多重バイト誤り訂正符号については議論を省略する。

上記のバイト誤りを訂正できる符号は、訂正能力が高いものの、一方で、符号の冗長度が現状のSEC-DED符号に比べて大きく、装置の経済性が悪化する問題点を持っている。この問題点を回避するため、Bossen⁽²⁹⁾により、バイト誤りに対しては、誤りの検出にとどめて、このバイト誤り検出能力を1ビット誤り訂正符号に賦与する提案がなされた。この種のバイト誤り検出符号については、その後、Reddy⁽³⁰⁾, Fujiwara⁽³¹⁾らにより、符号の構成法に改良が加えられ、さらに、Varanasi⁽³⁷⁾, Chen⁽³⁸⁾らにより、すぐれた符号構成が、提案された。

しかし、上記の従来のバイト誤り検出・訂正符号は、かならずしも、複数ビット出力記憶素子の故障救済を対象に提案されたものではなく、複数ビットを読みだすことの出来る記憶カード（プリント板）等の複数ビット単位に物理的境界を持つモジュールの誤りを訂正することを目的に提案された符号である。従って、既存のバイト誤り検出・訂正符号を現実の半導体記憶装置に適用しようとする、必要とする符号ビット長が確保できない、符号化・復号化回路のLSI化が困難である、符号化・復号化遅延が現状のSEC-DED符号に比べて増大する等の問題を生じる。

1.3 研究の動機と主要な成果

本研究の主要な動機は以下に示す通りである。

- (1)記憶素子の高集積化に伴い、複数ビット出力の記憶素子が主記憶装置をはじめとする半導体記憶装置に使用されるようになってきた。複数ビット出力素子においては、素子の故障時に複数ビットの塊となった誤りを生じる可能性があるため、現状の1ビット誤り訂正・2ビット誤り検出符号（SEC-DED符号）に代わって、複数ビットの誤りを検出・訂正するバイト誤り検出・訂正符号が、装置高信頼化に必須となる。
- (2)従来提案されているバイト誤り検出・訂正符号は、複数ビット出力記憶素子への適用を前提として開発されていない。このため、複数ビット出力記憶素子を用いた半導体記憶装置に適用しようとする、必要な符号ビット長が確保できない、チェックビット長が現状のSEC-DED符号に比べて増大する等の問題点が生じる。従って、複数ビット出力記憶素子に適した、新しいバイト誤り検出・訂正符号を必要とする。

(3)半導体記憶装置に対する誤り検出・訂正符号の適用にあたっては、高信頼化・高速化の観点から、符号化・復号化回路のLSI化が望まれる。しかし、そのままLSI化すると、ゲート数が大きいため、LSI化のコストが増大する。従って、符号自体に符号化・復号化回路のLSI化に適したモジュラな性質を与えた、巡回性バイト誤り検出・訂正符号の開発が必要である。

(4)半導体記憶装置の性能は、システム全体の性能に大きな影響を与える。従って、誤り訂正・検出のための時間（符号化・復号化遅延）を短く抑えた符号が必要である。

この様な観点から、本論文では、半導体記憶装置への実用に耐えうる、新しいバイト誤り検出・訂正符号の構成法を追究する。主要な成果を以下に示す。

主要な成果

(A) 単一bビットバースト誤り検出SEC-DED符号の提案⁽³⁹⁾⁻⁽⁴⁰⁾

本符号は、従来、Bossen, Reddy, Fujiwara により提案されていた1ビット誤り訂正・2ビット誤り検出・単一バイト誤り検出符号（SEC-DED-SbED符号）を特殊解として包含する。

(B) 新しい奇数重み列SEC-DED-SbED符号の提案⁽⁴²⁾⁻⁽⁴³⁾

本符号は、チェックビット長が大きくなるにつれて、その符号ビット長が、（SEC-DED-SbED符号の符号ビット長の自明な上界である）SEC-DED符号の符号ビット長に漸近し、チェックビット長の長い領域で、現在知られている最長の符号ビット長を持つ。

(C) 最小重みSEC-DED-SbED符号の提案⁽⁴⁵⁾⁻⁽⁴⁸⁾

本符号は、冗長度が小さく、しかも符号化・復号化のハードウェア量が最小となる最小重み符号であり、実用性の高い諸元であるチェックビット長 $r = b + 2$ ビットまたはバイト長 $b = 4$ ビットで、現在知られている最長の符号ビット長を持つ。

(D) 新しい単一バイト誤り訂正・二重バイト誤り検出符号の提案^{(49) - (52)}

従来の単一バイト誤り訂正・二重バイト誤り検出符号 (S b E C - D b E D 符号) は、符号ビット長を自由に延ばすことができない。これに対して、本符号は、任意の符号ビット長を選択できる。


(E) 巡回性 S E C - D E D - S b E D 符号, 巡回性 S b E C - D b E D 符号の提案^{(49) - (52)}

符号化・復号化回路の L S I 化に適したモジュラな構成を持つ巡回性 S E C - D E D - S b E D 符号, および巡回性 S b E C - D b E D 符号の構成法を提案した。

(F) 半導体記憶装置故障率の近似計算法の提案^{(62) (63) (77)}

半導体記憶装置の故障率を見通し良く算出する, 近似計算法を提案し, 特に, ソフトエラーに対する, 誤り検出・訂正符号の効果を定量的に明らかにした。

更に, 上記の 2 種の符号 (S E C - D E D - S b E D 符号, S b E C - D b E D 符号) を, 商用機に導入し, 符号の実用性をシステムの観点からも明らかにした。以上の成果の位置づけを図1-1 に示す。



注1) で囲ったものは、本研究の成果を示す。

図 1-1 本研究の位置づけ

1.4 本論文の概要

以下、第2章では、半導体記憶装置のためのバイト誤り検出・訂正符号に対する要件について詳説する。次に、第3章では、1ビット誤り訂正・2ビット誤り検出・単一バイト誤り検出符号（SEC-DED-SbED符号）の構成法を3通り提案する。ひとつは、従来のBossen, Reddy, Fujiwara によるSEC-DED-SbED符号を体系化した符号（構成A）であり、これらの符号がSEC-DED-SbED機能のみではなく、単一のバースト誤りを検出する機能を持つことを明らかにする。次に、奇数重み列の条件を満たす新しいSEC-DED-SbED符号（構成B）を提案する。そして、最後に、既存のSEC-DED-SbED符号にくらべて、冗長度の小さな最小重みSEC-DED-SbED符号（構成C）を提案する。第4章では、単一バイト誤り訂正・二重バイト誤り検出符号（SbEC-DbED符号）の構成法を提案する。符号の構成法は2種にわかれ、はじめに、理論的な構成法を示し、次に、符号化・復号化回路のLSI化に適するモジュラな構成を持つSbEC-DbED符号の構成法を示す。第5章では、SEC-DED-SbED符号とSbEC-DbED符号の符号化・復号化回路量、遅延等を評価する。第6章では、半導体記憶装置における誤り検出・訂正符号の高信頼化効果を近似的に算出する手法を示す。第7章は、符号の実用化結果について述べる。第8章は、本論文のまとめである。

第2章 誤り検出・訂正符号が満たすべき要件

2.1 緒言

本章では、主記憶装置^{(32) - (34)}をはじめとする半導体記憶装置のための誤り検出・訂正符号が満たすべき条件について、符号機能、経済性、符号化・復号化速度等の観点から考察する。

2.2 符号構成上の要件

2.2.1 符号機能

半導体記憶装置のための誤り検出・訂正符号は、その対象とする誤りのパターンに対応して、ビット系の符号と、バイト系の符号、及び、その中間的な符号とに区別することが出来る。

i. ビット系符号

1ビット誤り、2ビット誤り等のランダムなビット誤りを訂正・検出する符号を、本論文では、ビット系の符号と呼ぶ。ビット系の符号は、1ビット出力の記憶素子を用いた半導体記憶装置の高信頼化に適している。代表的なビット系の符号を以下に示す。

- (1) 1ビット誤り訂正符号 (SEC符号…Single Error Correcting code)
- (2) 1ビット誤り訂正・2ビット誤り検出符号 (SEC-DED符号……………
……………Single Error Correcting-Double Error Detecting code)
- (3) 2ビット誤り訂正符号 (DEC符号……………Double Error Correcting code)
- (4) 2ビット誤り訂正・3ビット誤り検出符号 (DEC-TED符号……………
……………Double Error Correcting —Triple Error Detecting code)

上記の中で、訂正能力が2ビット以上の符号（DEC符号，DEC-TED符号等）は研究対象として興味深い。しかし、現状の半導体記憶装置では、信頼度確保のために、2ビット以上の誤り訂正を必要とすることはまれであり、本論文では、これら、多数ビット誤り訂正符号については割愛する。

SEC-DED符号は、今日、半導体記憶装置のための誤り検出・訂正符号として広く使用されている。一方、SEC符号を適用した場合には、訂正可能な1ビット誤りが生じた後、さらに同一読出し単位に誤りが重畳して合計2ビットの誤りとなった際、この2ビットの誤りを検出できない。従って、一般の商用装置にSEC符号を適用すると、検出されない誤りの発生を防止する観点から、1ビット誤りが生じた段階で直ちに記憶装置自体の動作を停止する必要性が生じ、符号の1ビット誤り訂正能力を生かし得ない。この理由から、商用機の誤り検出・訂正のためにSEC符号が使用される可能性は小さい。

ii. バイト系符号

複数ビットの塊となった誤りを検出・訂正する能力を持つ符号であり、複数ビット出力記憶素子に適している。まず、「バイト誤り」を以下の様に定義する。

〔定義：バイト誤り〕

符号ビット長 n の符号語の各ビットを $d_0, d_1, d_2, \dots, d_{n-1}$ とする。ここで、 n は、2以上の正整数 b の倍数とする。以下に示す様に、隣接する b ビット毎に符号語を n/b 個に区分する時、区分された各 b ビット単位の塊を「バイト」と呼び、誤りが、1個のバイトのなかに限定して発生した場合を単一バイト誤り、2個のバイトにまたがって発生した場合を二重バイト誤りと呼ぶ。以下、同様に、 M 個のバイトにまたがって発生した場合を M 重バイト誤りと呼ぶ。

$$\text{符号語} = \left(d_0, d_1, \dots, d_{b-1} \mid d_b, d_{b+1}, d_{b+2}, \dots, d_{2b-1} \mid \dots, \mid d_{n-b}, d_{n-b+1}, \dots, d_{n-1} \right)$$


上記の定義により、図2-1(a)に示す様に、 b ビット以下の誤りが特定の1バイトに集中

して生じているならば、この誤りを単一バイト誤りとよぶ。更に、2ビット以上、2 b ビット以下の誤りが、2バイトにまたがって発生している時には、これを二重バイト誤りとよぶ。具体的には、この「バイト」は、複数ビット出力記憶素子の b ビットの出力に相当する。

複数ビットの塊となった誤りには、上記のバイト誤りの他に、「バースト誤り」が知られている。バースト誤りでは、バイト毎の境界を考慮することなく、長さ b ビットの隣接した誤りは、符号語のどの位置にあっても、b ビットのバースト誤りとして扱われる。図2-1(b)には、単一の b ビットバースト誤りの例を図示しておく。

以下に主要なバイト誤り検出・訂正符号を示す。

- (1)単一バイト誤り訂正符号 (S b E C 符号.....
...Single b-bit byte Error Correcting code)
- (2)単一バイト誤り訂正・二重バイト誤り検出符号 (S b E C - D b E D 符号.....
...Single b-bit byte Error Correcting-Double b-bit byte Error
Detecting code)
- (3)二重バイト誤り訂正符号 (D b E C 符号.....
...Double b-bit byte Error Correcting code)
- (4)二重バイト誤り訂正・三重バイト誤り検出符号 (D b E C - T b E D 符号.....
...Double b-bit byte Error Correcting -Triple b-bit byte Error Detecting
code)




注1)

X: 誤りビット

注2)

誤りが、M個のバイトの中にまたがって生じている時、これをM重バイト誤りとよぶ。

(a) バイト誤り



注1)

X: 誤りビット

注2)

誤りが、隣接したbビットの中に限定されている時、この誤りを単一bビットバースト誤りとよぶ。

(b) バースト誤り

図2-1 バイト誤りとバースト誤りの比較

これらのバイト系符号のなかで、近い将来実用に供される可能性のあるのは、単一バイト誤り訂正符号 (S b E C 符号)、単一バイト誤り訂正・二重バイト誤り検出符号 (S b E C - D b E D 符号) である。ただし、S b E C 符号は、b の値が 4 程度と小さくなると、二重のバイト誤り検出確率が小さくなる。従って、S b E C 符号を b の値が小さい時に使用することは、訂正能力を越える誤りに対する検出能力の観点から、問題を残す。S b E C 符号は、バイト長 b の値が大きい (8, 9 等) 範囲で、実用的である。

一方、S b E C - D b E D 符号の既存の構成法は、符号ビット長が限定される問題点を有している。このため、b = 4 に対する最大データビット長は、56 ビットにとどまり、データビット長 64 ビット、128 ビット等の実用的な諸元に対しては符号を適用できない。従って、S b E C - D b E D 符号に関しては、半導体記憶装置用符号として必要な諸元を確保し得る、新しい構成法が望まれる。

iii. ビット系とバイト系の間間的な符号

上記のバイト系の符号では、バイト誤りの訂正までも可能とした。これに対して、バイト誤りに対しては、誤り検出にとどめ、ビット系の符号にこのバイト誤り検出能力を付加した符号が提案されている。これらの符号は、複数ビット出力記憶素子への適用をねらった符号であり、誤りの訂正能力は、バイト系の符号に劣るが、符号の冗長度が小さく、経済的に装置に適用できる。

(1) 1 ビット誤り訂正・単一バイト誤り検出符号 (S E C - S b E D 符号……………)

…Single Error Correcting- Single b-bit byte Error Detecting code)

(2) 1 ビット誤り訂正・2 ビット誤り検出・単一バイト誤り検出符号 (S E C - D E D -

S b E D 符号…Single Error Correcting-Double Error Detecting— Single b-bit byte Error Detecting code)

これらの間間的な符号は、記憶素子のセルやセンスアンプが故障した際の誤りの波及が 1 ビットに限定される可能性が高い場合に、実用性が高い。ただし、訂正可能な誤りにさらに次の誤りが重畳した時の誤り検出能力については、個々の符号毎に吟味しておく必要がある。これら間間的な符号の構成法は、種々提案されているが、本論文で述べる様に、現状の S E C - D E D 符号と比較すると、チェックビット長が長く、装置経済化の観点か

ら、改良余地を残している。

2. 2. 2 経済性・性能からの半導体記憶装置用符号が満たすべき要件

半導体記憶装置のための誤り検出・訂正符号では、特に以下の観点から符号構成を最適化しておく必要がある。

(1)高速な符号化・復号化

主記憶装置をはじめとする半導体記憶装置の性能（アクセスタイム、サイクルタイム）は、直接、システム性能に影響し、誤り検出・訂正のための時間は、装置性能のクリティカルパスに含まれる。このため、半導体記憶装置では、高速な符号化・復号化が要求され、通信用誤り検出・訂正符号等において使用される巡回シフトレジスタによる逐次的な符号化・復号化手法を適用することはできず、組合せ回路（主として排他的ORによるツリーから構成される）による並列的な符号化・復号化を実施する必要がある。さらに、符号の構成上も、並列符号化・復号化に要するハードウェア量・遅延が極力小さくなる様に配慮する必要がある。

(2)小さなチェックビット長

誤り検出・訂正符号を適用するためには、本来のデータビットの他に、冗長な付加ビット（チェックビット）を必要とする。半導体記憶素子は、比較的高価であり、記憶素子数の増加は、そのまま装置価格の上昇を引き起こすため、極力、チェックビットの割合（冗長度）の小さな誤り検出・訂正符号が必要である。言い替えると、同一チェックビット長にたいしては、出来るだけ符号ビット長の大きく取れる符号が望ましい。

2. 2. 3 多重バイト誤りに対する符号の検出能力

S b E C符号、S E C - S b E D符号、S E C - D E D - S b E D符号は、訂正可能な誤りが生じた読みだし単位に、さらに誤りが重畳して、（二重のバイトにまたがる）多数ビット誤りとなった時の誤り検出を保証していない。そこで、若干の例を用いて、これらの符号の多数ビット誤りに対する検出率を調べ、半導体記憶装置に適した符号機能を明確

化する。なお、SEC-DED-SbED符号の多数ビット誤り検出能力については、別途、論文中で議論する。

SEC-SbEC符号

SEC-SbED符号の構成法は、種々提案されているが、ここでは、代表的なBossenの構成法⁽²⁹⁾を使用する。図2-2に、符号ビット長 $n=40$ ビット、バイト長 $b=4$ の場合のBossenによるSEC-DED-S4ED符号のパリティチェック行列(H行列)を示す。

1111	0000	0000	0000	1111	1111	1111	0000	0000	0000
0000	1111	0000	0000	1111	0000	0000	1111	1111	0000
0000	0000	1111	0000	0000	1111	0000	1111	0000	1111
0000	0000	0000	1111	0000	0000	1111	0000	1111	1111
0100	0100	0100	0100	0100	0100	0100	0100	0100	0100
0010	0010	0010	0010	0010	0010	0010	0010	0010	0010
0001	0001	0001	0001	0001	0001	0001	0001	0001	0001

図2-2 (40,33) SEC-S4ED符号のH行列

一般に、符号の誤り検出・訂正能力を越えた、多数ビットの誤りに対する検出能力を理論的に評価することは困難であり、評価には、計算機によるシミュレーションを必要とする。図2-2の符号について、計算機シミュレーションにより、複数ビットの誤りに対する検出率を求めた結果を表2-1にしめす。ただし、誤りの生じたバイトを i 、 j とする。

(i と j は相等しくなっていない。)

表2-1 シミュレーション結果 (検出率)

		バイト i の誤りビット数			
		1ビット	2ビット	3ビット	4ビット
バイト j の誤りビット数	4ビット	360 / 360	540 / 540	0 / 360	0 / 45
	3ビット	1080 / 1440	1080 / 2160	420 / 720	
	2ビット	1080 / 2160	1350 / 1620		
	1ビット	420 / 720			

(表2-1で、分母は計算機により発生させた可能な誤りパターンの総数。分子は検出できる誤りパターンの総数。)

ここでは、被符号化データビット長が33ビットの場合を示したが、32、64、128ビットでも、検出率は大差無い。この結果から、SEC-S4ED符号を使用すると、例えば、本来システムダウンとして扱うべき2ビット誤りのなかで、30%以上が検出できず見過ごされることになる。従って、特にbの値が4程度と小さい時には、SEC-SbED符号は、実用に適さない。

SbEC符号

SbEC符号⁽²⁶⁾の2重バイト誤りに対する検出率は、チェックビット長 $r = 2b$ ビットの時には、理論的に求まり、

$$p = \frac{k}{2^b - 1} \dots\dots\dots (2-1)$$

となる。従って、上記の式から、バイト長 $b = 8$ 、データビット長 $k = 64, 128$ 等では、二重バイト誤りを99%以上の確率で検出でき、SbEC-DbED符号を使用する必要はないことが判る。事実、この様な観点から、6250BPI磁気テープ記録装置等には、 $b = 8$ のSbEC符号が使用されている。

一方、 $b = 4$ の場合には、データビット長32ビットの符号で、 $p = 8/15$ となり、二重バイト誤りの50%近くを検出できない。更に、データビット長 $k = 64, 128$ ビットでは、チェックビット長を増加させる必要があり、符号のH行列の構成法により、2重バイト誤りに対する検出率が変化する。例えば、(S4EC-D4ED符号と同一冗長である)、16ビットのチェックビット長を持つデータビット長64ビットのS4EC符号の2重バイト誤りに対する検出率は、高々85%程度である(著者による)。

以上の様なシミュレーション結果から、SEC-SbED符号、SbEC符号は、特にbの値が4程度と小さい時には、実用装置に導入することは困難であり、SEC-DED-SbED符号、SbEC-DbED符号等を必要とすると結論できる。

本節で述べた分析から、著者は、表2-2に示すバイト誤り・検出符号が半導体記憶装置に効果的・実用的であると考えている。

表2-2 半導体記憶装置のための誤り検出訂正符号

符号略称	誤り検出・訂正能力	特徴	備考
SEC-DED符号	1ビット誤り訂正・ 2ビット誤り検出	チェックビット長が短い。	1ビット出力記憶素子に適し、広く、主記憶装置に使用されている。
SEC-DED-SbED符号	1ビット誤り訂正・ 2ビット誤り検出・ 単一bビットバイト誤り検出	チェックビット長がSEC-DED符号とほぼ同等であり、経済的に装置に適用できる。	複数ビット出力記憶素子に適し、特に、単一の記憶素子が故障した時、2ビット以上の誤りをふくむ単一バイト誤りを生じる可能性が低い時に有効である。
SbEC符号	単一bビットバイト誤り訂正	bが大きい時（例えばb=8）には、二重のバイト誤りに対する検出率が高くなり、実用的である。	複数ビット出力記憶素子に適する。
SbEC-DbED符号	単一bビットバイト誤り訂正・二重bビットバイト誤り検出	高信頼度の要求される装置に適し、特に、bが4程度と小さい時に、効果的である。	複数ビット出力記憶素子に適する。

2.3 巡回性符号* と奇数重み列符号

半導体記憶装置のための誤り検出・訂正符号の応用では、データビット長が32, 64, 128ビット等の値に限定されている。このため、符号は、与えられたチェックビット長にたいする最長の符号ビット長ではなく、短縮化して使用される。このことから、逆に、種々の制限を符号の構成に与え、実用上の利点を得ることが提案されている。

本節では、これらの符号構成技術について述べる。

巡回性符号 (モジュラな構成を持つ符号) ⁽³⁵⁾

前述した様に、半導体記憶装置のための誤り検出・訂正では、高速の誤り検出・訂正が要求され、組合せ回路による並列符号化・復号化が必須である。しかし、誤り検出・訂正のハードウェア量は、数千ゲートに達し、遅延の削減、誤り検出・訂正回路自体の故障率低減の観点から、LSI化が望ましい。

しかし、数千ゲートの符号化・復号化回路をそのままLSI化することは、LSIのゲート規模、ピン数等の観点から実現が難しく、同一のLSIを複数個使用することにより、符号化・復号化回路を構成することが望まれる。巡回性符号はこの様な観点から、IBM社のグループにより提案された手法であり、そのH行列に、モジュラな繰返し性を持つため、符号化・復号化回路にモジュラな繰返し (レピータビリティ) を与えることができる。

巡回性符号のH行列を式 (2-2a) に示す。巡回性符号のH行列は、生成行列 H_0 を r/D ビットずつ列方向に巡回置換した行列としてH行列が与えられる。このため、 H_0 を巡回置換した行列である各 H_j 毎に、同一のハードウェアを使用でき、符号化・復号化回路にモジュラな性質を賦与できる。ただし、 r はチェックビット長、 D は巡回度であり、 D は r の約数でなければならない。 R を r/D ビットの巡回置換を実行するオペレーターとして、 H_j は式 (2-2b) の様に表される。 R 行列の空白は「0」を意味する。

*巡回性符号と類似した用語に「巡回符号」がある。この巡回符号は英語のcyclic codeに対応する。本論文では、rotational codeの訳語として、「巡回性符号」を使用する。

なお、LSI技術の進展に伴い、近年、大きなゲート量を持つLSIを容易に作成できる様になり、第7章で述べる様に、符号化・復号化回路の繰返しとしては、2程度で十分な場合も多い。しかし、巡回化自体の意義がこれにより失われたわけではなく、LSI内部をモジュラ化することは、設計、試験コスト削減上の意義を持つ。

最小重み符号

H行列中の「1」の個数をH行列の重みとよび、符号のH行列の重みが、その能力を持つ符号として最小になる符号を、最小重み符号とよぶ。特に、Hsiao による最小重みSEC-DED符号⁽¹⁶⁾は良く知られている。

一般に、最小重み符号は、

(1)符号化・復号化のためのハードウェア量が最小

(2)符号化・復号化のための遅延が最小

等の利点を持つ。しかし、SEC-DED-SbED符号、SbEC-DbED符号については、最小重みの符号は知られていない。最小重み化と巡回性は、全く別個の制限条件であるが、実用上、これらの条件を同時に満足する符号がのぞまれる。

奇数重み列符号

符号のH行列の各列ベクトルがすべて奇数重みとなる符号を奇数重み列符号と呼ぶ。

Hsiao による最小重みSEC-DED符号は、奇数重み列符号でもある。

一般に、符号を奇数重み列化すると、

(1)短縮化して符号を使用した時に、多数ビット誤りの検出率が高い

(2)シンドロームの排他的ORを取るのみで、1ビット誤りの有無を判断でき、誤りの検出回路が簡明

等の利点があり、特に、SEC-DED-SbED符号の奇数重み列化が望まれる。

2.4 結 語

複数ビット出力記憶素子を用いた半導体記憶装置のための誤り検出・訂正符号は、

(1)バイト単位の誤りを検出・訂正するバイト系符号、

(2)バイト単位の誤りは、検出にとどめ、この能力をビット系符号に付加した中間的な符号

に区分できる。このなかで、符号の訂正能力、多数ビット誤りの検出確率等を考慮し、半導体記憶装置に適した符号機能として、以下の符号に注目する。

(1)バイト系の符号としては、単一バイト誤り訂正符号 (S b E C 符号)、単一バイト誤り訂正・二重バイト誤り検出符号 (S b E C - D b E D 符号) が実用性が高い。特に、S b E C - D b E D 符号は、記憶素子の出力ビット数 (b) が4程度と小さい範囲で、実用的である。

S b E C 符号に関しては、すでに多くの研究があり、半導体記憶装置用符号として研究の余地は少ない。一方、S b E C - D b E D 符号に関しては、既存の構成法では符号ビット長が限定され、 $b = 2, 3, 4$ 等で、半導体記憶装置として必要なデータビット長を持つ符号を構成できない。このため、任意の符号ビット長に対して符号を構成できる、新しいS b E C - D b E D 符号を必要とする。

(2)中間的な符号としては、1ビット誤り訂正・2ビット誤り検出・単一バイト誤り検出符号 (S E C - D E D - S b E D 符号) が実用的である。しかし、既存のS E C - D E D - S b E D 符号は、S E C - D E D 符号に比べて、チェックビット長が増大する問題点を有し、装置経済化の観点から、チェックビット長の削減が望まれる。

(3)さらに、符号化・復号化の高速化、L S I 化の容易化等の観点から、

符号化・復号化回路にモジュラな性質を持つ巡回性符号

符号化・復号化回路の遅延が最小となる、最小重み符号

の条件を満たすS b E C - D b E D 符号、S E C - D E D - S b E D 符号が望まれる。

第3章 SEC-DED-SbED符号

3.1 緒言

本章では、1ビット誤り訂正・2ビット誤り検出・単一バイト誤り検出符号（SEC-DED-SbED符号）について、以下の新しい符号構成を提案する。

(a)単一バースト誤り検出SEC-DED符号⁽³⁹⁾⁻⁽⁴⁰⁾構成A

（この単一バースト誤り検出SEC-DED符号は、既存のBossen, Reddy, Fujiwara 等によるSEC-DED-SbED符号を包含する。）

(b)奇数重み列SEC-DED-SbED符号⁽⁴²⁾⁻⁽⁴³⁾構成B

(c)最小重みSEC-DED-SbED符号⁽⁴⁵⁾⁻⁽⁴⁹⁾構成C

上記の符号の中で、(a)の単一バースト誤り検出SEC-DED符号は、既存のSEC-DED-SbED符号⁽²⁹⁾⁻⁽³¹⁾を体系化した符号である。(b)の奇数重み列SEC-DED-SbED符号は、符号化・復号化回路のLSI化に適した符号である。(c)の最小重みSEC-DED-SbED符号は、実用性の高い諸元であるバイト長 $b = 4$ 、あるいは、チェックビット長 $r = b + 2$ において、現在知られている最長の符号ビット長を持ち、更に、符号化・復号化回路のLSI化に適する。

以下、最初に、既存のSEC-DED-SbED符号の問題点について示し、つぎに、上記の各構成毎に、符号の構成法、最大符号ビット長等を示す。

3.2 既存のSEC-DED-SbED符号について

本論に入る前に、SEC-DED-SbED符号の研究の歴史と動向について、紹介する。

SEC-DED-SbED符号から2ビット誤り検出能力を取り去った、SEC-Sb

ED符号は、Bossen⁽²⁹⁾により提案された。ここで、Bossenによる $b = 4$, $r = 6$ の SEC-S4 ED符号のH行列を以下に示す。

$$H = \begin{array}{|c|c|c|c|c|c|c|} \hline 1111 & 0000 & 0000 & 1111 & 1111 & 0000 & 1111 \\ \hline 0000 & 1111 & 0000 & 1111 & 0000 & 1111 & 1111 \\ \hline 0000 & 0000 & 1111 & 0000 & 1111 & 1111 & 1111 \\ \hline 0100 & 0100 & 0100 & 0100 & 0100 & 0100 & 0100 \\ \hline 0010 & 0010 & 0010 & 0010 & 0010 & 0010 & 0010 \\ \hline 0001 & 0001 & 0001 & 0001 & 0001 & 0001 & 0001 \\ \hline \end{array}$$

Bossenによる (28,22) SEC-S4 ED符号のH行列

この例からも分かる様に、Bossenの構成法では、 $b \times b$ の単位行列から最上部の1行を取り去った ($b-1$ 行 b 列) 行列を、各バイト毎にならべ、そのあとで、バイトを区別するための行を付加してゆく。したがって、最大符号ビット長は、

$$n = b (2^{r-b+1} - 1)$$

で与えられる。

上記のBossenの論文では、SEC-DED-Sb ED符号については、触れていない。しかし、このBossenの符号に、all '1' 行を付加すれば、SEC-DED-Sb ED符号となることは自明であり、その意味で、BossenをSEC-DED-Sb ED符号の提案者と思なすこともできる。この場合のSEC-DED-Sb ED符号の符号ビット長は、以下の式で与えられる。本論文では、BossenのSEC-Sb ED符号にall '1' 行を付加することにより構成されるSEC-DED-Sb ED符号を、BossenのSEC-DED-Sb ED符号と呼ぶ。

$$n = b \cdot 2^{r-b}$$

その後、Reddy⁽³⁰⁾ は、このBossenの構成法を改良して、 b が5以上では更に小さなチェックビット長で、SEC-DED-Sb ED符号を構成できることを示した。符号ビット長は以下の様になる。

$$n = b (2^{r-b+1} - 1) \quad \text{ただし, } b \geq 5$$

ただし、Bossen, Reddyの符号は、巡回性符号でもなく、また、最小重み符号でもない。

さらに、その後、Fujiwara⁽³¹⁾によりSEC-DED-SbED符号の構成法が提案されたが、本論文でのべる様に、数学理論上は、Bossenの符号と同一である。

その後、著者の研究⁽⁴⁵⁾⁻⁽⁴⁸⁾とほぼ同時に、2つのグループ(Varanasi, Chen)⁽³⁷⁾⁽³⁸⁾から、新しいSEC-DED-SbED符号の構成法が提案された。著者の符号を含めて、これらの効率の良い符号は、複雑な構成法を使用しており、従来のBossen, Reddy等の「シンプルな構成」では、あまり効率の良い符号は構成できないものと考えられる。特に著者のSEC-DED-SbED符号は、実用性の高い符号諸元で、Varanasi, Chenによる符号に比べて、大きな符号ビット長を持っている。これらSEC-DED-SbED符号の各構成法の最大符号ビット長の比較は、本章末で示す。

本論文で提案するSEC-DED-SbED符号により、半導体記憶装置用符号として実用的な諸元を持つSEC-DED-SbED符号の開発は終焉したと考えられる。ただし、現在のところ、本質的な限界符号ビット長にほぼ達したと考えられるSEC-DED-SbED符号は、 $b = 4$ (著者), 3 (Chen)のみであり、 $b > 4$ かつ $r \geq b + 2$ の領域でさらに長い符号ビット長を持つ符号を構成することは、理論的課題として残されている。

3.3 単一バースト誤り検出SEC-DED 符号⁽³⁹⁾⁻⁽⁴⁰⁾ . . . (構成A)

本章では、近年一般的となりつつある、ニブル転送方式⁽⁷⁴⁾を用いた記憶素子に適した誤り検出・訂正符号として、グループ分割パリティチェックによりバイト誤り（バースト誤り）を検出できるSEC-DED符号の構成法⁽³⁹⁾⁻⁽⁴⁰⁾を提案する。

ニブル転送型の記憶素子

近年、256Kビット素子等のMOS記憶素子⁽⁷⁵⁾⁻⁽⁷⁶⁾では、ニブル転送方式⁽⁷⁴⁾の入出力方式を用いた記憶素子が登場してきた。このニブル転送方式では、複数ビットのデータ出力を、1ビットのデータピンから、時分割的に入力（出力）する。従って、ニブル転送方式を用いた記憶素子は、複数ビット出力記憶素子と見なすことができる。

ニブル転送方式を用いた記憶素子において、b回に分けて出力される複数ビットを、それぞれ別の符号化単位に振り分ける事が可能ならば、誤り検出・訂正用符号はSEC-DED符号で良い。しかし、1個の記憶素子から出力される複数ビットを、異なる符号化単位に分割すると、記憶素子のスループットが低下して、システム設計のネックとなる。

この様な観点から、ニブル転送方式を用いた記憶素子においても、1個の記憶素子から出力されるbビットを、同一の符号化単位に収容することが望ましい。このばあい、ニブル転送方式の記憶素子には、バイト誤り検出・訂正符号が効果的となる。

ニブル転送型素子に適した符号構成

ニブル転送型読み書きモードを持つ記憶素子を使用した記憶装置において、従来のSEC-DED-SbED符号に見られる、符号語全体の中でのバイト誤り検出の手法を適用すると、b個の転送単位を一旦、どこかに記憶して、この読みだし単位全体に対してシンδροームを生成する必要がある。

本節では、ニブル転送動作によって、1個の記憶素子から時分割的にデータが読みだされる場合でも、各転送単位毎のパリティ検査のみで、単一の素子故障が検出可能なSEC-DED符号の構成法を提案する。本構成法では、符号語（符号ビット長はbの倍数）の各バイトから1ビットずつ取り出して作成したb個のグループ内のパリティ和が被符号化

情報にかかわらず一定となる様に符号を構成する。本符号は、 b ビット以下のバースト誤りを検出する単一バースト誤り検出SEC-DED符号であり、Bossen, Reddy, Fujiwaraらにより提案されている既存のSEC-DED-SbED符号⁽²⁹⁾⁻⁽³¹⁾を特殊解として包含する。

3. 3. 1 単一バースト誤り検出SEC-DED符号の構成法⁽³⁹⁾⁻⁽⁴⁰⁾

図3-1 に示す様に、転送単位毎のパリティチェックのみで、バイト誤りを検出することを考える。次の用語を定義しておく。

〔定義3-1〕 b 分割パリティチェック

符号語（但し、符号ビット長 n は b の倍数であるものとする。）を、 n/b ビットずつ、 b 個のグループに等分する時、各グループのパリティ和が被符号化情報にかかわらず一定であるならば、その符号は b 分割パリティチェック可能であると呼ぶ。

b 分割パリティチェック可能な符号の機能

まず、次の定義3-2 であたえられるグループ化行列 A を考える。（ A の階数が b である理由は後述する。）

〔定義3-2〕 グループ化行列 A

b をバイト長、 r をチェックビット長とする。 b 行 r 列の2進行列 A を考え、これをグループ化行列と名づける。行列 A は任意に定め得るが、その階数（rank）は b でなければならない。





図3-1 4ビット分割パリティチェックの例

このグループ化行列Aに従って、H行列から次式のように、b個の行ベクトル g_0, g_1, \dots, g_{b-1} を作成する。但し、H行列の行ベクトルを f_0, f_1, \dots, f_{r-1} 、Aのi行j列要素を a_{ij} とする時、 g_i は $a_{ij}=1$ となるjに対するすべての f_j のベクトル和である。

$$\begin{bmatrix} g_0 \\ g_1 \\ g_2 \\ g_3 \\ \vdots \\ \vdots \\ g_{b-1} \end{bmatrix} = A \cdot \begin{bmatrix} f_0 \\ f_1 \\ f_2 \\ f_3 \\ \vdots \\ \vdots \\ f_{r-1} \end{bmatrix} \dots\dots\dots (3-1)$$

図3-2は、符号のH行列がグループ化行列Aによりグループ化される例である。この場合、バイト長bは4ビット、チェックビット長rは8ビットである。



(注) 行列中の空白は「0」

図3-2 グループ化行列Aの例

このグループ化行列Aを用いて、b分割パリティチェック可能な符号構成を表す。

(定理3-1) b分割パリティチェック可能な符号の条件

グループ化行列AをH行列に乗じた結果得られる行列AHが、b行b列の単位行列を行方向に並べた行列と一致する時、また、その時に限って、そのH行列で表される符号はb分割パリティチェック可能である。ただし、グループ分割時において、同一グループに属するビットは、各バイト内の同一ビット位置をしめるものとする。

(証明) H行列の行ベクトルを f_0, f_1, \dots, f_{r-1} とする。符号語をn行1列の列ベクトルCとする時、Cの定義から次式が成立する。

$$f_j \cdot C = 0 \quad \text{for all } j \quad \dots\dots\dots (3-2)$$

g_i を構成するために用いられる行ベクトル f_j を q_0, q_1, \dots, q_{p_i} とする。ここで、 p_i は g_i を生成するための f_j の個数である。 g_i は次式で表される。

$$g_i = q_0 + q_1 + \dots + q_{p_i} \quad \dots\dots\dots (3-3)$$

ベクトル g_i において1が立っているビット位置に対して符号語のパリティ和を作成すると次式の様になる。

$$\begin{aligned} g_i \cdot C &= (q_0 + q_1 + \dots + q_{p_i}) \cdot C \\ &= q_0 \cdot C + q_1 \cdot C + \dots + q_{p_i} \cdot C \\ &= 0 \quad \dots\dots\dots (3-4) \end{aligned}$$

行列AHの各列ベクトルの重みが1であり、かつ、行列AHの行方向の重みがすべて等しいことから、ベクトル g_i において、1が立っているビット位置に対してパリティ和を取ると、このパリティチェックは他グループとは独立に実行しうる。従って、この場合の行列Hで与えられる符号はb分割パリティチェック可能である。逆も同様にして証明できる。

(Q. E. D.)

この定理3-1は、H行列に対して行間演算（ある行ベクトルを他の行ベクトルに加算する操作を次々に行う。）をほどこし、b行b列の単位行列を行方向に並べた行列をH行列中に生成することができれば、そのH行列で表される符号はb分割パリティチェック可能であることを示している。

ここで、式(3-2)は、偶数パリティにより、チェックビットが生成されていることを意味している。この場合、式(3-4)から、各グループ毎のパリティチェックは偶数パリティチェックでよい。これに対して、チェックビット付加が奇数パリティにより行われている時は、(1)ベクトル q_j の個数 p_i が奇数の時は奇数パリティチェック、(2)ベクトル q_j の個数が偶数の時は偶数パリティチェック、を用いて、グループ毎のパリティチェックを実行する必要がある。

以上の準備のもとに、次の定理が成立する。

(定理3-2) 単一バースト誤り検出SEC-DED符号

H行列の列ベクトルが互いに相異なり、しかもb分割パリティチェック可能な符号は、単一バースト誤り検出SEC-DED符号であり、その最大符号ビット長nは次式で与えられる。

$$n = b \cdot 2^{r-b} \dots\dots\dots (3-5)$$

(証明) H行列の行ベクトルを f_0, f_1, \dots, f_{r-1} とする。 f_0, f_1, \dots, f_{r-1} を加算して g_0, g_1, \dots, g_{b-1} が生成されるから、H行列の列ベクトルとしてa11 '0'ベクトルは存在しない。従って、1ビットの訂正機能は保証される。

次に、 g_0, g_1, \dots, g_{b-1} をすべて加算すると、a11 '1'行ベクトルが得られる。従って、もとのH行列の行ベクトル h_j から適当な行を選んで加算すれば、a11 '1'行ベクトルが得られるはずである。よって、2ビット誤り検出機能が保証される。

次に、グループ化行列Aをシンドロームに乗じた結果得られる列ベクトルを考える。この乗算の結果得られるbビットはb分割パリティチェック結果に等しく、単一バイト誤りの誤りパターンに等しくなる。さらに、複数ビットの誤りが、単一のバイト誤りでなく、

bビット以下のバースト誤りであっても、誤りビット数とb分割パリティチェック結果の重みは一致する。従って、訂正可能な1ビット誤りと、訂正不能な2ビット以上のバースト誤りとは、このバースト誤りのパターンから識別出来るから、符号は単一（bビット）バースト誤り検出SEC-DED機能を持つ。

以上の論議から、b分割パリティチェック可能なSEC符号は単一（bビット）バースト誤り検出SEC-DED符号である。次に、最大符号ビット長について考察する。

まず、パリティチェックの単位である、1グループ内の最大列ベクトル数を調べる。今、グループiに所属する列ベクトルを $(x_0, x_1, \dots, x_{b-1})^T$ （但し、 T は転置を表す。）と表す。列ベクトルの要素xはガロア体GF(2)の元である。本列ベクトルは次式を満たさねばならない。ただし、左辺は上からi番目のみが‘1’で、他の要素は‘0’の列ベクトルである（最上部の要素のみが‘1’の時を0番目とする）。

$$i) \begin{bmatrix} 0 \\ \vdots \\ 0 \\ 1 \\ 0 \\ \vdots \\ 0 \end{bmatrix}_b = A \cdot \begin{bmatrix} x_0 \\ x_1 \\ x_2 \\ \vdots \\ \vdots \\ \vdots \\ \vdots \\ x_{r-1} \end{bmatrix} \dots\dots\dots (3-6)$$

定義(3-2)で述べたように、Aの階数はbである。従って、良く知られているように、1次方程式(3-6)の解は、(r-b)個の解の線形結合として得られる。従って列ベクトル $(x_0, x_1, \dots, x_{b-1})^T$ は 2^{r-b} 個ある。

同様にして、他グループでの列ベクトル数が得られ、これから、符号の最大符号ビット長は $b \cdot 2^{r-b}$ となる。但し、式(3-6)において、Aの階数がbより小さいと、式(3-6)の解の個数が少なくなる。従って、グループ化行列Aの階数はbでなければならない。

(Q. E. D.)

上記定理3-2 に従って、具体的に符号の構成例を示す。r = 8, b = 4 とし、グループ化行列Aとしては、次式を選ぶ（行列中の空白は0）。

$$A = \begin{array}{|cccc|cccc} \hline 1 & 1 & 1 & 1 & 1 & & & \\ \hline & & & & & 1 & & \\ & & & & & & 1 & \\ & & & & & & & 1 \\ \hline & & & & & & & 1 \\ \hline \end{array} \dots\dots\dots (3-7)$$



式 (3-7) を式 (3-6) に代入して、グループ i = 0 ~ 3 に対する列ベクトルを計算すると、図3-3 の様になる。図中で重みと書かれたものは列ベクトルの重みである。

次に、各グループから1列ずつ列ベクトルを取り出し、1バイトあたりのH行列の列ベクトルを構成する。グループから列を取り出す順序は任意である。しかし、H行列の重みは符号化・復号化回路のハードウェア量にほぼ比例するから、重みの小さな列ベクトルから取り出すことにする。図3-4 はこの様にして構成した符号であり、データビット長32ビットを持つ。

更に、表3-1 には、単一バースト誤り検出SEC-DED符号の符号ビット長を示す。後述する様に、本符号ビット長は、Bossen, Reddy, FujiwaraによるSEC-DED-SbED符号の符号ビット長に等しい。

	<u>グループ0</u>														
列=	0	0	0	0	1	0	0	0	1	1	1	1	1	1	1
	0	0	0	1	0	0	1	1	1	0	0	0	1	1	1
	0	0	1	0	0	1	0	1	1	0	1	1	0	0	1
	0	1	0	0	0	1	1	0	1	1	0	1	0	1	0
	1	0	0	0	0	1	1	1	0	1	1	0	1	0	0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
重み=	1	1	1	1	1	3	3	3	3	3	3	3	3	3	5
	<u>グループ1</u>														
列=	0	0	0	0	0	0	0	1	1	1	1	0	1	1	1
	0	0	0	0	1	1	1	0	0	0	1	1	0	1	1
	0	0	1	1	0	0	1	0	0	1	0	1	1	0	1
	0	1	0	1	0	1	0	0	1	0	0	1	1	1	0
	0	1	1	0	1	0	0	1	0	0	0	1	1	1	1
	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
重み=	1	3	3	3	3	3	3	3	3	3	3	5	5	5	5
	<u>グループ2</u>														
列=	0	0	0	0	0	0	0	1	1	1	1	0	1	1	1
	0	0	0	0	1	1	1	0	0	0	1	1	0	1	1
	0	0	1	1	0	0	1	0	0	1	0	1	1	0	1
	0	1	0	1	0	1	0	0	1	0	0	1	1	1	0
	0	1	1	0	1	0	0	1	0	0	0	1	1	1	0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
重み=	1	3	3	3	3	3	3	3	3	3	3	3	3	3	5
	<u>グループ3</u>														
列=	0	0	0	0	0	0	0	1	1	1	1	0	1	1	1
	0	0	0	0	1	1	1	0	0	0	1	1	0	1	1
	0	0	1	1	0	0	1	0	0	1	0	1	1	0	1
	0	1	0	1	0	1	0	0	1	0	0	1	1	1	0
	0	1	1	0	1	0	0	1	0	0	0	0	1	1	0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
重み=	1	3	3	3	3	3	3	3	3	3	3	5	5	5	5

図3-3 グループ0～3に対する列ベクトル



(b = 4)

(注) 行列中の空白は「0」,
 ①はチェックビットを示す。

図3-4 (40,32) 4ビットバースト誤り検出SEC-DED符号のH行列

表3-1 単一バースト誤り検出SEC-DED符号の符号ビット長

		b : バイト長 (ビット)							
		3	4	6	8	9	12	16	32
r .. チ ェ ッ ク ビ ット 長 □ ビ ット □	b + 2	12	16	24	32	36	48	64	128
	b + 3	24	32	48	64	72	96	128	256
	b + 4	48	64	96	128	144	192	256	512
	b + 5	96	128	192	256	288	384	512	1024
	b + 6	192	256	384	512	576	768	1024	2048
	b + 7	384	512	768	1024	1152	1536	2048	4096
	b + 8	768	1024	1536	2048	2304	3072	4096	8192
	b + 9	1536	2048	3072	4096	4608	6144	8192	16384

3. 3. 2 既存の符号と本符号との関係

ここで、図3-4 の符号はFujiwaraによるSEC-DED-SbED符号に等しい。言い換えると、式(3-7)のグループ化行列AはFujiwara⁽³¹⁾によるSEC-DED-SbED符号を生成するグループ化行列である。Fujiwaraは、上記図3-4の符号が、SEC-DED-SbED符号であるとしているが、上記の定理により、この符号は単一bビットのバースト誤り検出能力を持つSEC-DED符号である。

SEC-DED-SbED符号はこの他に、Bossen⁽²⁹⁾、Reddy⁽³⁰⁾等の提案がある。これら既存のSEC-DED-SbED符号のなかで、上記の単一バースト誤り検出SEC-DEDの特殊解となる符号は以下の通りである。

(1) BossenによるSEC-DED-SbED符号

(2) Reddy によるSEC-DED-SbED符号 (ただし, $b < 5$)

(3) FujiwaraによるSEC-DED-SbED符号

各符号を生成するグループ化行列Aを付録3-3 にまとめておく。前述した, Bossen, Reddy ($b < 5$), Fujiwara, のSEC-DED-SbED符号は, H行列の行間演算により, 互いに等価な符号であることを容易に示すことができる。しかし, 定理3-2 から, これらSEC-DED-SbED符号においては, H行列の行間演算に対して符号機能が変わらないとの符号一般の自由度以外に, 同一グループ内であれば列ベクトルを自由に交換可能であることがあらたに主張される。

この列ベクトルを自由に交換可能な性質によって, 符号化・復号化回路のLSI化に適したモジュラな性質を有する符号を構成したり, 符号化・復号化回路の段数を削減するために, H行列の行方向の重みを平均化することができる (詳細後述)。

グループ化行列Aには, 次の様な性質がある。

〔性質1〕

グループ化行列Aの各列ベクトルの重みがすべて奇数であれば, このグループ化行列Aから生成される単一バースト誤り検出SEC-DED符号は, 奇数重み列の条件を満たす。

(証明) グループ0について考える。グループ0に属する列ベクトルを $(x_0, x_1, \dots, x_{b-1})^T$ とする。次式が成立する。

$$\begin{bmatrix} 1 \\ 0 \\ 0 \\ \vdots \\ \vdots \\ 0 \end{bmatrix} = A \cdot \begin{bmatrix} x_0 \\ x_1 \\ x_2 \\ \vdots \\ \vdots \\ x_i \\ \vdots \\ \vdots \\ x_{b-1} \end{bmatrix} \dots\dots\dots (3-8)$$

式 (3-8) において、Aの各列ベクトルの中で、 x_i が1であるビットに対応した列のベクトルを加算したものが、左辺の列ベクトルである。この時、式 (3-8) の右辺のAの各列ベクトルも奇数重みである。列ベクトル $(x_0, x_1, \dots, x_{b-1})^T$ の x_i 中、偶数個が1であると仮定する。この場合は、奇数重みのベクトルを偶数個加算した結果が奇数重みとなり、不合理である。 x_i 中、奇数個が1であるとすると、奇数重みのベクトルを奇数個加算した結果が奇数重みとなり不合理は生じない。 (Q. E. D.)

〔性質2〕

グループ化行列Aの各列ベクトルの重みがすべて1であれば、このグループ化行列Aから生成される単一バースト誤り検出SEC-DED符号は、H行列中の列ベクトルの重みが1であるチェック列をr列含む。

〔性質3〕

グループ化行列Aの各列ベクトルの重みがすべて1であり、かつ、Aの行方向の重みがすべて等しい時には、このグループ化行列Aから生成される単一バースト誤り検出SEC-DED符号は、チェック列を特定のr/bバイトに集中させ得る。

性質2、性質3の証明は省略する。

グループ化行列Aを用いた誤り検出回路の構成

定理3-2 の符号では、その証明で述べたように、シンドロームにグループ化行列Aを乗ずると単一バースト誤りのパターンとなる。従って、シンドロームからバースト誤り（バイト誤り）を検出する誤り検出回路の構成は容易である。シンドロームにAを乗じたのち、その結果が重み1であれば、訂正可能な1ビット誤り、重みが2以上であれば、訂正不可能なバースト誤りとなる。しかも、同一グループに属する列ベクトルの位置を入れ替えても、誤り検出回路に影響はない。この性質を用いると、誤り検出回路を少ないゲート数で構成できる。

符号化・復号化回路の最適化

定理3-2 より、単一バースト誤り検出SEC-DED符号を構成してゆく場合、グループ化行列Aの一般性、及びグループ内での列ベクトルの交換可能性を利用して、b分割パリティチェック可能な符号のなかでの、符号化・復号化回路遅延の最小化、符号化・復号化回路のハードウェア量の最小化が可能となる。

符号化遅延削減のため、実用上の観点からは、H行列中に重み1のチェック列がr個あることが望ましい。従って、〔性質2〕から、グループ化行列Aの列方向の重みはすべて1であるとする。列方向の重みが1のグループ化行列Aの種類は、整数rを空でないb個の部分に分割する場合の数に等しい。このすべてのグループ化行列Aについて、各グループ化行列A毎にH行列の重みが最小となる符号をつくり、これら符号のなかで最も重みの小さな符号を選択すれば、単一バースト誤り検出SEC-DED符号として、最小重みの符号が得られる。

符号ビット長40ビット、データビット長32ビットの単一4ビットバースト誤り検出SEC-DED符号について、最小重み符号の生成結果を表3-2 に示す。表3-2 の各符号は重みが最小となるだけでなく、H行列の行方向の重みも平均化する様配慮してある。最小重み符号は、分割(5, 1, 1, 1)の符号であり、図3-4 の符号と一致する。しかし、表3-2 から、符号化遅延が最小となる符号は、上記の分割(5, 1, 1, 1)の符号ではなく、分割(2, 2, 2, 2)の符号であることがわかる。分割(2, 2, 2, 2)の符号は、次章で提案する巡回性単一バースト誤り検出SEC-DED-SbED符号に他ならない。

表3-2 グループ化行列Aと遅延

グループ化行列Aの行 方向の重み	最小重みとなる符号		備考
	H行列の重み	符号化遅延*	
(2, 2, 2, 2)	1 2 0	4	図3-7
(5, 1, 1, 1)	1 0 4	5	図3-4
(4, 2, 1, 1)	1 1 2	5	
(3, 2, 2, 1)	1 1 2	5	
(3, 3, 1, 1)	1 1 6	5	

*) 2入力EXOR換算

3. 3. 3 巡回性単一バースト誤り検出SEC-DED符号の構成法

既存のSEC-DED-SbED符号では、符号化・復号化回路のLSI化に適したモジュラな性質を符号に賦与することは出来なかった。本節では、前述の単一バースト誤り検出SEC-DED符号に、符号化・復号化回路のLSI化に適した、モジュラな構成を与える。

巡回性符号の定義を以下に示す。ただし、巡回オペレーターの巡回ビット数はbビットに限定した。これは、記憶素子の出力数がbビットであるため、bビット以下の細かい単位で巡回させてモジュラな構成としても、素子の物理的な単位との整合性が悪いためである。

(定義3-3) 巡回性符号⁽³⁵⁾

符号のH行列が、生成行列 H_0 を、列方向に巡回置換した行列から構成されている時、これを巡回性符号と言う。巡回度をDとすると、H行列は次式で表される。Dは r/b に等しい。

$$H = (H_0 \mid R \cdot H_0 \mid R^2 \cdot H_0 \mid \cdots \mid R^{D-1} \cdot H_0) \quad \text{..... (3-9)}$$

但し、Rはbビットの巡回置換を行うオペレーターであり、次式で与えられる(行列中の空白は0)。

$$R = \left[\begin{array}{ccc|ccc} & & & 1 & & \\ & & & & 1 & \\ & & & & & \ddots \\ & & & & & & 1 \\ \hline 1 & & & & & & \\ & 1 & & & & & \\ & & 1 & & & & \\ & & & 1 & & & \\ & & & & \ddots & & \\ & & & & & \ddots & \\ & & & & & & 1 \end{array} \right] \begin{array}{l} \uparrow \\ b \\ \downarrow \\ \uparrow \\ \dots\dots\dots \\ r-b \\ \downarrow \end{array} \dots\dots\dots (3-10)$$

$\leftarrow r-b \quad \rightarrow \quad \leftarrow b \quad \rightarrow \quad r \times r$

この巡回性符号では、 H_0 に対するハードウェアをそのまま、他の部分の行列 $R^j H_0$ に入出力を差し替えて使用でき、符号化・復号化回路のLSI化に都合が良い。

次の定理3-3 が成立する。

〔定理3-3〕 巡回性単一バースト誤り検出SEC-DED符号

グループ化行列Aが、単位行列 $I_{b \times b}$ を行方向に r/b 個ならべた構成である時

$$A = (I_{b \times b} \mid I_{b \times b} \mid \dots \mid I_{b \times b}) \dots\dots\dots (3-11)$$

上記Aから生成される符号は、 $D = r/b$ 回の巡回性を有する単一バースト誤り検出SEC-DED符号であり、その符号ビット長は

$$n = b \sum_{\substack{d \mid (r/b) \\ d : \text{odd}}} \mu(d) \cdot 2^{(r/d-b)} \dots\dots\dots (3-12)$$

である。ただし、 Σ は (r/b) の奇約数に対する和を示し、 $\mu(d)$ はメビウス関数である。

(証明) グループ化行列Aが式 (3-11) で表されているから, ある列ベクトル $(x_0, x_1, \dots, x_{r-1})^T$ が次式を満たす時

$$i) \begin{bmatrix} 0 \\ 0 \\ \vdots \\ 0 \\ 1 \\ 0 \\ \vdots \\ 0 \end{bmatrix} = A \cdot \begin{bmatrix} x_0 \\ x_1 \\ x_2 \\ \vdots \\ \vdots \\ \vdots \\ \vdots \\ x_{r-1} \end{bmatrix} \dots\dots\dots (3-13)$$

b

列ベクトル $(x_0, x_1, \dots, x_{r-1})^T$ をbビット巡回置換した列ベクトル $(x_b, x_{b+1}, \dots, x_{r-1}, x_0, x_1, \dots, x_{b-1})^T$ は, 必ず式 (3-13) を満たす。従って, 各グループは, bビット毎の巡回置換によって同形となる列ベクトルの群 (これを巡回同値類と呼ぶ) から成っている。

bビットを単位としてd回巡回置換すると始めて線形従属となる列ベクトルの数をN (d, b) とする。式 (3-11) の対称性から, 明らかに, dはDの約数であり, 各列ベクトルはd個の列ベクトルを含む巡回同値類の元に成っている。いま, D/dが偶数であるとすると, この列ベクトルは同一の部分列ベクトルを偶数個ならべた構成であることになり, 奇数重み列符号の条件に反する。従って, D/dは奇数である。

以上から, 符号ビット長は次式で与えられる。

$$b \cdot 2^{(D-1)} = \sum_{(D/d) : \text{odd}} d \cdot N(d, b) \dots\dots\dots (3-14)$$

これに, 修正メビウス反転公式⁽⁴³⁾を適用して, 次式を得る。

$$D \cdot N(D, b) = \sum_{d : \text{odd}} \mu(d) \cdot b \cdot 2^{(D/d-1)} \dots\dots\dots (3-15)$$

ただし、メビウス関数は、

$$\mu(d) = \begin{cases} 1 & : d = 1 \\ (-1)^L & : d \text{ が異なる } L \text{ 個の素数の和} \\ 0 & : \text{その他} \end{cases}$$

で定義され、 $d = 11$ までの、 $\mu(d)$ の値は、表3-3で与えられる。式(3-15)から、容易に式(3-12)を得る。

表3-3 メビウス関数の値

d	1	2	3	4	5	6	7	8	9	10	11
$\mu(d)$	1	-1	-1	0	-1	1	-1	0	0	1	-1

(Q. E. D.)

式(3-5)及び式(3-12)から与えられる符号ビット長を表3-4に示す。ここで、 b をバイト長、 r をチェックビット長として、巡回度 D は r/b で与えられる。巡回化による符号ビット長の短縮は極めて小さい。

図3-5は、 $r = 9$ 、 $b = 3$ の場合について、各グループ毎の列ベクトルをしめしている。列ベクトルは、3ビットの巡回置換によって同形となる列ベクトルを同一グループ内に必ず含んでいる。但し、「*」を附した列ベクトルは、3ビットの巡回置換により自分自身に一致するため巡回性単一3ビットバースト誤り検出SEC-DED符号の列ベクトルとして使用できない。図3-5のグループから列を選んで構成したデータビット長36ビットの単一3ビットバースト誤り検出SEC-DED符号のH行列を図3-6に示す。この符号は、重みを最小化しただけではなく、H行列の行方向の重みも平均化してある。

更に、 $b = 4$ 、 $r = 8$ の巡回性符号の例を図3-7に示す。巡回度は2であり、グループ化行列Aは図3-7中にしめしておく。前節でも述べたように、図3-7の符号は、行方向の重みが平均化され、図3-4の従来の符号よりも、1段少ない段数(2入力EXOR換算)で符号化できる。しかも、巡回性符号であるから符号化・復号化回路を繰り返し度2でLSI化できる。

表3-4 単一バースト誤り検出SEC-DEDと巡回性単一バースト誤り検出SEC-DED符号との符号ビット長比較

		b: バイト長 (ビット)					
		1	2	3	4	5	6
r .. チ ェ ク ク ビ ット 長 【 ビ ット 】	2 b	$\frac{2}{2}$	$\frac{8}{8}$	$\frac{24}{24}$	$\frac{64}{64}$	$\frac{160}{160}$	$\frac{384}{384}$
		$\frac{2}{2}$	$\frac{8}{8}$	$\frac{24}{24}$	$\frac{64}{64}$	$\frac{160}{160}$	$\frac{384}{384}$
	3 b	$\frac{3}{4}$	$\frac{30}{32}$	$\frac{189}{192}$	$\frac{1020}{1024}$	$\frac{5115}{5120}$	$\frac{24570}{24576}$
		$\frac{3}{4}$	$\frac{30}{32}$	$\frac{189}{192}$	$\frac{1020}{1024}$	$\frac{5115}{5120}$	$\frac{24570}{24576}$
	4 b	$\frac{8}{8}$	$\frac{128}{128}$	$\frac{1536}{1536}$	$\frac{16384}{16384}$	$\frac{163840}{163840}$	$\frac{1572864}{1572864}$
		$\frac{8}{8}$	$\frac{128}{128}$	$\frac{1536}{1536}$	$\frac{16384}{16384}$	$\frac{163840}{163840}$	$\frac{1572864}{1572864}$
	5 b	$\frac{15}{16}$	$\frac{512}{512}$	$\frac{12285}{12288}$
		$\frac{15}{16}$	$\frac{512}{512}$	$\frac{12285}{12288}$

(注1) b = 1では、単一バースト誤り検出SEC-DED符号は、SEC-DED符号と一致する。

(注2) 各欄の上段(分子)は巡回性単一バースト誤り検出SEC-DED符号の符号ビット長を示し、下段(分母)は単一バースト誤り検出SEC-DED符号の符号ビット長を示す。

1 1 1 1 1 1	1 1 1 1 1	1 1 1 1 1	1 1 1	1 1 1				1 1 1 1 1
1 1 1	1 1 1 1	1 1 1 1	1 1	1 1	1 1 1 1 1 1	1 1 1 1 1	1 1 1 1 1	1 1 1
			1 1 1	1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1




	1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	
1 1 1					1 1 1 1	
	1 1 1 1 1 1	1 1 1 1 1	1 1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1	1 1 1 1



(注) 行列中の空白は「0」を示す。

$$A = \begin{bmatrix} 1 & 1 & 1 \\ 1 & 1 & 1 \\ 1 & 1 & 1 \end{bmatrix}$$

図3-6 巡回性 (45,36) 3ビットバースト誤り検出SEC-DED符号のH行列



(注) 行列中の空白は「0」を示す。

図3-7 巡回性 (40, 32) 4ビットバースト誤り検出SEC-DED符号のH行列

3.4 奇数重み列SEC-DED-SbED 符号^{(42) - (43)} . . . (構成B)

本節では、新しい奇数重み列SEC-DED-SbED符号の構成法について述べ、次に、この符号から、巡回性奇数重み列SEC-DED-SbED符号を構成する。本構成法による符号は、前述の単一バースト誤り検出SEC-DED符号とほぼ同等の最大符号ビット長を持っている。特に、チェックビット長 r が大きな範囲（バイト長 b の3倍以上）では、単一バースト誤り検出SEC-DED符号と比較して長い符号ビット長を持つ。

3.4.1 奇数重み列SEC-DED-SbED符号の構成法^{(42) (43)}

本構成法では、まず、チェックビット長 r はバイト長 b の整数倍であると仮定して議論を進める。 r が任意の整数の時の構成法については、後述する。

符号のH行列は、 b 行 b 列の2進行列 (I_q, Mu) をもとにして構成する。まず、この2種類の $b \times b$ 正方行列 (I_q, Mu) を定義する。

〔定義3-3〕 正則行列 I_q

b 行 b 列の2進単位行列を I として、次の様に表す。

$$I = (a_0, a_1, \dots, a_i, \dots, a_{b-1}) \dots \dots \dots (3-16)$$

ここで、 a_i は b 個の $\{0, 1\}$ の元を有する列ベクトルであり、以下の様になる。

$$\begin{aligned} a_0 &= (1, 0, \dots, 0, 0, 0, 0)^T \\ a_1 &= (0, 1, \dots, 0, 0, 0, 0)^T \\ a_2 &= (0, 0, \dots, 0, 0, 0, 0)^T \\ &\dots \dots \dots \\ a_{b-1} &= (0, 0, \dots, 0, 0, 0, 1)^T \end{aligned} \quad T: \text{転置}$$

この単位行列を、行方向に $q \pmod{b}$ ビット巡回置換して得られる正則行列を I_q とする。 I_q は次の式で表される。

$$I_q = (a_{b-q}, a_{b-q+1}, \dots, a_{b-q+i}, \dots, a_{b-q+b-1}) \dots \dots \dots (3-17)$$

$$b-q+i \quad : \pmod{b}$$

一般に、正則行列に関して以下の性質が成立する。I q は正則であるから、下記の性質を満足する*。

〔性質〕 a_i, a_j を正則行列 (b行b列) の列ベクトルとする。

$$i, j \in \{0, 1, \dots, b-1\}$$

- 1) a_i または、 a_j について、すべて0の元から成る列ベクトルは存在しない。
- 2) $i \neq j \pmod{b}$ に対して $a_i \neq a_j$ となる。
- 3) 正則行列の列ベクトルから、重複を許さずに、任意の個数の列ベクトルを取り出し、これらの $\pmod{2}$ 加算を行っても、その加算結果は、すべて0の元からなる列ベクトルとはならない。

さらに、以下の行列 M_u を定義する。

〔定義3-5〕 正方行列 M_u

整数 u ($0 \leq u \leq 2^b - 1$) の2進表示を $(c_0, c_1, \dots, c_i, \dots, c_{b-1})$ とし、(ただし、 c_{b-1} をMSBとする。), その列ベクトルを $U = (c_0, c_1, \dots, c_i, \dots, c_{b-1})^T$ とする。この列ベクトル U から、次の b 次の正方行列を定義する。ただし、 U として I q の列ベクトル a_i ($i = 0, 1, \dots, b-1$) と一致するものは、除外する。

$$M_u = [U, U, \dots, U] \dots\dots\dots (3-18)$$

$$U = (c_0, c_1, \dots, c_i, \dots, c_{b-1})^T$$

I q 自体の定義から、 U として、重み1の列ベクトルは存在しないことは明らかである。

以上の定義のもとに、新しい SEC-DED-S b ED 符号を構成することができる。ただし、I q 及び M_u は、それぞれ b 個、 $(2^b - b)$ 個存在する。

*) SEC-DED-S b ED 符号を構成するためには、行列 I q は、正則で、かつ、列方向の重みの奇偶性が一定であれば良く、必ずしも、単位行列である必要はない。本論文では、説明を簡単化するために行列 I q を単位行列に限定する。なお、符号化・復号化回路のゲート量の削減、符号化・復号化回路の構成の簡明さの観点からは、行列 I q を単位行列とすることが有利である。

(定理3-4) H行列の列ベクトル*)をR個のMu, Iqを使用して構成するとき, この列ベクトル中には, 少なくとも1個のIqを含み, しかも, 列の重み**)は奇数重みである様に構成する。この条件のもとに, 相異なる列ベクトルをならべてH行列を構成する時, このH行列で与えられる符号は, SEC-DED-SbED符号であり, 符号ビット長は次式で与えられる(42)-(43)。

$$n = \frac{1}{2} (2^{Rb} - (2^b - b)^R + b^R) \dots\dots\dots (3-19)$$

但し, チェックビット長rはRbで与えられる。

*) 正確には, b行b列の行列を構成要素とする列ベクトル。

***) H行列をガロア体GF(2)で表現した場合の列方向の重み。

(証明)

符号のH行列は次式の様にと与えられる。

$$H = \begin{bmatrix} h_{0,0} & h_{0,1} & \dots & h_{0,j} & \dots & h_{0,n/b-1} \\ h_{1,0} & h_{1,1} & \dots & h_{1,j} & \dots & h_{1,n/b-1} \\ \vdots & \vdots & & \vdots & & \vdots \\ h_{i,0} & h_{i,1} & \dots & h_{i,j} & \dots & h_{i,n/b-1} \\ \vdots & \vdots & & \vdots & & \vdots \\ h_{R-1,0} & h_{R-1,1} & \dots & h_{R-1,j} & \dots & h_{R-1,n/b-1} \end{bmatrix} \dots\dots (3-20)$$

$$h_{i,j} \in \{Iq, Mu\}$$

$$q = 0, 1, 2, \dots, b-1$$

$$u = 0, 3, 5, \dots, 2^b - 1$$

(但し, uは1及び2のべき乗ではない。)

正則行列Iqの性質1) 2)から, 列ベクトルには, a l l '0'ベクトルはなく, しかも各列ベクトルは相異なることから, SEC機能を有する。

次に、S b E Dの機能について考える。バイト j ($= 0, 1, 2, \dots, n-1$) に誤りパターン e_j が生じたとする。このバイト誤りのシンドロームは次式で表される。

$$\begin{bmatrix} h_{0,j} \\ h_{1,j} \\ \vdots \\ h_{i,j} \\ \vdots \\ h_{R-1,j} \end{bmatrix} \cdot e_j = \begin{bmatrix} S_0 \\ S_1 \\ \vdots \\ S_i \\ \vdots \\ S_{R-1} \end{bmatrix} \dots\dots\dots (3-21)$$

この時、符号の構成条件から、 $h_{0,j} \dots h_{R-1,j}$ 中には、少なくとも1個の Iq を含む。ここで、 $h_{i,j} = Iq$ としても、一般性は失われない。 j バイト目の誤りパターン E_j に対するシンドロームの関係を表3-5 に示す。表中、 $w(e_j)$ は誤りパターンの重み、即ち誤りビット数を示す。これから、バイト誤りのシンドロームが1ビット誤りのシンドロームに一致することはなく、バイト誤りは完全に検出できる。さらに、この符号は奇数重み列の条件を満足する符号であるから、SEC-DED-S b E D符号となる。次に、この符号の最大符号ビット長を求める。

この符号構成においては、 Iq の列ベクトルは常に重み1であり、 Mu の列ベクトルの重みは奇数、偶数とも取りうる。これらの要素 Iq, Mu を R 個並べ、しかも、少なくとも1個は Iq を含む条件を満たして、かつ H 行列が奇数重み列の条件を満足させる必要がある。従って、 R 個のなかに、奇数個、重み奇数の要素 (Iq, Mu で、列ベクトルの重みが奇数のもの) が含まれなければならない。このような場合の数 (α) は次式で与えられる。

表3-5 j バイト目の誤りパターン e_j に対するシンドロームの関係

誤りシンドローム	$w(e_j) = 1$, (1ビット誤り)	$w(e_j) \geq 2$, (2ビット誤り)
$h_{i,j} = Iq$ である i に対する S_i	$S_i \in \{a_0, a_1, \dots, a_{b-1}\} \neq 0$	$S_i \notin \{a_0, a_1, \dots, a_{b-1}\} \neq 0$
$h_{k,j} = Mu$ である k に対する S_k	$S_k = U \notin \{a_0, a_1, \dots, a_{b-1}\}$	$S_k = 0^*$ または $S_k = U \notin \{a_0, a_1, \dots, a_{b-1}\}$

$i, k \in \{0, 1, \dots, R-1\}$


0^* : 零列ベクトル

$$\alpha = \sum_{L=1}^m {}_R C_L \dots \dots \dots \text{ただし, } L \text{ は奇数} \dots \dots \dots (3-22)$$

C : 組合せの場合の数

$$m = 2 \left\lceil \frac{R+1}{2} \right\rceil - 1, \quad \text{但し } \lceil x \rceil \text{ は } x \text{ を越えない整数}$$

例えば, $R=3$ の時には, 次の4種類がある。



この時, 線形独立性に注意して, 「奇」の部分には, Iq , または, Mu 中 u の2進表示が奇数重みのものを入れ, 「偶」の部分には, Mu 中の u の2進表示が偶数重みのものを入れる。ただし, 「奇」が1個の場合には必ず Iq を入れ, 複数の「奇」が存在する場合でも, 少なくとも一つは Iq を入れる必要がある。

Mu の中で, 偶数重み列を有するものは 2^{b-1} 個, 奇数重み列を有するものは $(2^{b-1} - b)$ 個存在する。列ベクトル中の Iq の個数を P とする時, 「奇」が L 個存在する列ベクトルの数 δ_L は次式で与えられる。

$$\delta_L = (2^{b-1})^{R-L} \cdot \sum_{P=1}^L {}_L C_P \cdot b^{P-1} (2^{b-1} - b)^{L-P}$$

$$= \frac{1}{b} \left((2^{b-1})^R - (2^{b-1})^{R-L} \cdot (2^{b-1} - b)^L \right) \dots (3-23)$$

(3-22) 式を考慮して、全体の列ベクトルの数 n/b は次式で与えられる。

$$n/b = \frac{1}{2b} (2^{bR} + b^R - (2^b - b)^R) \dots\dots\dots (3-24)$$

(Q. E. D)

以下の表3-6 に、この符号ビット長を示す。この符号ビット長は、チェックビット長 r が b の2倍の時には、 b 分割パリティチェック可能な単一バースト誤り検出 SEC-DED 符号と同一の符号ビット長となり、チェックビット長 r が b の3倍の時には、 b 分割パリティチェック可能な符号よりも、大きな符号ビット長を持つ。ただし、このままでは、チェックビット長が b の整数倍に限定される。

ここで、具体的な構成例を $b = 3, 4$ について、示す。

$b = 3$ の時

I_q は以下の3通りある。

$$I_0 = \begin{matrix} 100 \\ 010 \\ 001 \end{matrix} \quad I_1 = \begin{matrix} 010 \\ 001 \\ 100 \end{matrix} \quad I_2 = \begin{matrix} 001 \\ 100 \\ 010 \end{matrix}$$

M_u は以下の5通りとなる。

$$M_0 = \begin{matrix} 000 \\ 000 \\ 000 \end{matrix} \quad M_3 = \begin{matrix} 000 \\ 111 \\ 111 \end{matrix} \quad M_5 = \begin{matrix} 111 \\ 000 \\ 111 \end{matrix} \quad M_6 = \begin{matrix} 111 \\ 111 \\ 000 \end{matrix} \quad M_7 = \begin{matrix} 111 \\ 111 \\ 111 \end{matrix}$$

図3-8 には、チェックビット長 $r = 9$ ビットの SEC-DED-S3ED 符号の構成例を示す。

$b = 4$ の時

I_q は以下の4通りある。

$$I_0 = \begin{matrix} 1000 \\ 0100 \\ 0010 \\ 0001 \end{matrix} \quad I_1 = \begin{matrix} 0100 \\ 0010 \\ 0001 \\ 1000 \end{matrix} \quad I_2 = \begin{matrix} 0010 \\ 0001 \\ 1000 \\ 0100 \end{matrix} \quad I_3 = \begin{matrix} 0001 \\ 1000 \\ 0100 \\ 0010 \end{matrix}$$

M_u は以下の様になる。

$$M_0 = \begin{matrix} 0000 \\ 0000 \\ 0000 \\ 0000 \end{matrix} \quad M_3 = \begin{matrix} 0000 \\ 0000 \\ 1111 \\ 1111 \end{matrix} \quad M_5 = \begin{matrix} 0000 \\ 1111 \\ 0000 \\ 1111 \end{matrix} \quad M_6 = \begin{matrix} 0000 \\ 1111 \\ 1111 \\ 0000 \end{matrix} \dots\dots$$

表3-6 奇数重みSEC-DED-SbED符号の符号ビット長

		b : バイト長 (ビット)							
		1*	2*	3	4	5	6	7	8
r .. チ ェ ッ ク ビ ット 長 「 ビ ット 」	2 b	2	8	24	64	160	384	896	2048
	3 b	4	32	207	1216	6605	33624	162967	762368
	4 b	8	128	1776	22528	258880
	5 b	16	512	14943	400384
	6 b	32	2048	123624
	7 b	64	8192
	8 b	128

注1) * : SEC-DED 符号に一致する。
 注2)部は未計算

I_0	I_0	I_0	I_0	I_0	I_0	I_0	I_0	I_0	I_0	I_0	I_0	I_0
M_3	M_5	M_6	M_0	M_0	M_0	M_3	M_3	M_3	M_5	M_5	M_5	M_6
M_0	M_0	M_0	M_3	M_5	M_6	M_3	M_5	M_6	M_3	M_5	M_6	M_3

I_0	I_0	M_0	M_0	M_0	M_3	M_5	M_6	M_3	M_5	M_6	M_3	M_5
M_6	M_6	I_0	I_0	I_0	I_0	I_0	I_0	I_0	I_0	I_0	I_0	I_0
M_5	M_6	M_3	M_5	M_6	M_0	M_0	M_0	M_3	M_3	M_3	M_5	M_5

M_6	M_3	M_5	M_6	M_3	M_5	M_6	M_0	M_0	M_0	M_3	M_3	M_3
I_0	I_0	I_0	I_0	M_0	M_0	M_0	M_3	M_5	M_6	M_3	M_5	M_6
M_5	M_6	M_6	M_6	I_0	I_0	I_0	I_0	I_0	I_0	I_0	I_0	I_0

M_5	M_5	M_5	M_6	M_6	M_6	I_0	M_7	M_7	I_0	I_0	I_0	M_7
M_3	M_5	M_6	M_3	M_5	M_6	M_7	I_0	M_7	I_0	I_1	I_2	I_0
I_0	I_0	I_0	I_0	I_0	I_0	M_7	M_7	I_0	M_7	M_7	M_7	I_0

M_7	M_7	I_0	I_1	I_2	I_0	I_0	I_1	I_0	I_0	I_2	I_0	I_0
I_0	I_0	M_7	M_7	M_7	I_0	I_0	I_0	I_1	I_0	I_0	I_2	I_1
I_1	I_2	I_0	I_0	I_0	I_0	I_1	I_0	I_0	I_2	I_0	I_0	I_2

I_0	I_0	M_0	M_0
I_2	M_0	I_0	M_0
I_1	M_0	M_0	I_0

(b = 3)

図3-8 奇数重み列 (207,198) SEC-DED-S3ED符号のH行列

図3-9 には、チェックビット長 $r = 8$ ビットの SEC-DED-S4ED 符号の構成例を示す。この符号は、 b 分割パリティチェック可能な SEC-DED-S4ED 符号と同一の最大符号ビット長を持つ。

I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀
M ₀	M ₃	M ₅	M ₆	M ₉	M ₁₀	M ₁₂	M ₁₄

M ₀	M ₃	M ₅	M ₆	M ₉	M ₁₀	M ₁₂	M ₁₄
I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀

($b = 4$)

図3-9 (64,56) SEC-DED-S4ED 符号の H 行列

任意のチェックビット長を持つ符号の構成法

以上のべた符号の構成では、チェックビット長はバイト長 b の整数倍に限定される。しかし、定理 (3-4) の「チェックビット長 = b の倍数の符号」にチェックビットを付加することにより、任意のチェックビット長を持つ SEC-DED-S b ED 符号を構成できる (詳細は文献43参照)。チェックビット長を $Rb + L$ とすると、その符号ビット長は

$$n = 2^{L-1} \cdot \{ (2^b)^R + b^R - (2^b - b)^R \}$$

で与えられる。ただし、符号の巡回化は考慮していない。

3. 4. 2 巡回性奇数重みSEC-DED-SbED符号の構成法

前述したSEC-DED-SbED符号は、その構成上、容易に符号のH行列に巡回性を与えることができる。

まず、b行b列の正方行列の列重みの奇偶性に注目する。例えば、

奇
偶
偶

である列ベクトルについては、必ずその列をbビットずつ列方向（縦方向）に巡回置換した列ベクトル

偶	偶
奇	偶
偶	奇

が、かならず、符号のH行列中に含まれるからである。

しかしながら、たとえば、

奇
奇
奇

と言った重みを持つ列ベクトルは巡回すると自分自身に一致する。この場合には、巡回後の列ベクトルがもとの列ベクトルと線形独立である必要があり、例えば、

ベクトル $(1000 \parallel 1000 \parallel 1000)^T$

は巡回置換すると自分自身に一致する。一方、

ベクトル $(1000 \parallel 0100 \parallel 1000)^T$

は、巡回置換すると、元の列ベクトルとは線形独立となる。

これらから、以下の定理3-5 が成立する (Fujiwara)。

〔定理3-5〕

巡回性SEC-DED-SbED符号の最大符号ビット長nは次式で与えられる。

$$n = \frac{1}{2} \cdot \sum_{\substack{d \mid R \\ d; \text{odd}}} \mu(d) \{ (2^b)^{R/d} + b^{R/d} - (2^b - b)^{R/d} \} \text{G.C.D.}(d, b)$$

..... (3-25)

図3-10には、(198, 189) SEC-DED-S3ED符号のH行列を示す。また、表3-7には、巡回化した奇数重みSEC-DED-SbED符号の符号ビット長を巡回する前の符号と比較して示す。

表3-7 奇数重みSEC-DED-SbED符号の巡回化による符号ビット長の短縮

		b : バイト長 (ビット)					
		1*	2*	3	4	6	8
r :	2 b	2	8	24	64	384	2048
		2	8	24	64	384	2048
チェツクビット長 (ビット)	3 b	3	30	198	1212	33606	762360
		4	32	207	1216	33624	762368
	4 b	8	128	1776	22528
		8	128	1776	22528
	5 b	15	510	14940	400380
		16	512	22528	400384
	6 b	30	2040	123552
		32	2048	400384
	7 b	63	8190
		64	8192

(注1) b = 1, 2はSEC-DED符号に一致する。

(注2) 各欄の上段(分子)は巡回化した時の符号ビット長, 下段(分母)は巡回化しない時の符号ビット長。

I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀
M ₃	M ₅	M ₆	M ₀	M ₀	M ₀	M ₃	M ₃	M ₃	M ₅	M ₅	M ₅	M ₆
M ₀	M ₀	M ₀	M ₃	M ₅	M ₆	M ₃	M ₅	M ₆	M ₃	M ₅	M ₆	M ₃

I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	M ₀	M ₀	M ₀	M ₃
M ₆	M ₆	M ₇	I ₀	I ₁	I ₂	I ₀	I ₀	M ₀	I ₀	I ₀	I ₀	I ₀
M ₅	M ₆	M ₇	M ₇	M ₇	M ₇	I ₁	I ₂	M ₀	M ₃	M ₅	M ₆	M ₀

M ₅	M ₆	M ₃	M ₅	M ₆	M ₃	M ₅	M ₆	M ₃	M ₅	M ₆	M ₇	M ₇
I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀
M ₀	M ₀	M ₃	M ₃	M ₃	M ₅	M ₅	M ₅	M ₆	M ₆	M ₆	M ₇	I ₀

M ₇	M ₇	I ₁	I ₂	M ₀	M ₃	M ₅	M ₆	M ₀	M ₀	M ₀	M ₃	M ₃
I ₀	I ₀	I ₀	I ₀	I ₀	M ₀	M ₀	M ₀	M ₃	M ₅	M ₆	M ₃	M ₅
I ₁	I ₂	I ₀	I ₀	M ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀

M ₃	M ₅	M ₅	M ₅	M ₆	M ₆	M ₆	M ₇	I ₀	I ₁	I ₂	I ₀	I ₀
M ₆	M ₃	M ₅	M ₆	M ₃	M ₅	M ₆	M ₇	M ₇	M ₇	M ₇	I ₁	I ₂
I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀	I ₀

M ₀
M ₀
I ₀

(b = 3)

図3-10. 奇数重み列巡回性 (198, 189) SEC-DED-S 3ED符号のH行列

3.5 最小重みSEC-DED-SbED符号の構成⁽⁴⁵⁾⁻⁽⁴⁸⁾ . . . (構成C)

本章では、現在知られているSEC-DED-SbED符号として、最長の符号ビット長を持つSEC-DED-SbED符号⁽⁴⁵⁾⁻⁽⁴⁸⁾を提案する。符号構成は、以下の2種類である。

- (1)チェックビット長 $r = b + 2$ の巡回性最小重みSEC-DED-SbED符号
- (2)バイト長 $b = 4$ に対する奇数重みSEC-DED-S4ED符号

3.5.1 既存のSEC-DED-SbED符号の問題点

(i) チェックビット長の削減

汎用計算機システムでは、情報ビット長 k として64ビットを用いることが多い。SEC-DED-SbED符号は、Reddy⁽³⁰⁾、Fujiwara⁽³¹⁾、著者⁽⁴⁰⁾⁽⁴³⁾により構成法が改良されてきた。しかし、バイト長 $b = 4$ ビット、情報ビット長 $k = 64$ ビットのSEC-DED-S4ED符号のチェックビット長 r は、上記のどの構成法を用いても、同一情報ビット長のSEC-DED符号に比べて1ビット増加する。従って、下記のような観点から、このチェックビット長の削減が望まれる。

- (イ) チェックビット長増加により、記憶素子数が増加する。
- (ロ) 上記の符号長は73ビットとなる。73は素数であり、データパス系のレピータビリティを確保しにくい。
- (ハ) チェックビット/シンδροームは、9ビットとなり、8ビットを単位として作られる事の多い高集積論理LSIとの整合性が悪い。

(ii) 符号化・復号化回路の最適化

符号化・復号化回路のゲート量は符号のH行列の1の数(重み)にほぼ比例する。符号化・復号化回路のゲート数・遅延の最小化の観点から、H行列の重みが最小で、しかも行方向の重みが平均化した符号が望まれる。また、符号化・復号化回路のLSI化を容易と

する為には、H行列にモジュラな繰返し性⁽³⁵⁾を持つ事が望ましい。

この様な観点から、著者⁽⁴⁵⁾⁻⁽⁴⁸⁾、Chen⁽³⁷⁾、Varanasi⁽³⁸⁾らにより、新しいSEC-DED-SbED符号が提案された。本章で述べる符号は、ほぼ同時に提案されたChen, VaranasiによるSEC-DED-SbED符号に比べ、以下の点ですぐれている。

- (1) 実用的な諸元である、チェックビット長 $r = b + 2$ またはバイト長 $b = 4$ において、最長の符号ビット長をもつ。
- (2) チェックビット長 $r = b + 2$ において、巡回性最小重み符号である。従って、最小の金物量で高速な符号化・復号化が達成でき、かつ、符号化・復号化回路のLSI化に適する。

3. 5. 2 最小重みSEC-DED-SbED符号の構成法

本節では最初に、チェックビット長 $r = b + 2$ に対するSEC-DED-SbED符号の新しい構成法(定理3-6, 定理3-7)を示す。符号の構成法は b が奇数, 偶数で異なるが、符号ビット長はいずれも $b(b + 2)$ ビットであり、符号化復号化回路・遅延が最小となる最小重み符号である。また、本符号は、H行列にモジュラな構成を有し、符号化・復号化回路のLSI化にも適している。

次に、このチェックビット長 $r = b + 2$ の符号をもとにして、任意のチェックビット長を持つSEC-DED-SbED符号を構成する(定理3-8)。また、 $b = 4$ に対して、更に符号長を延ばすことのできる別の構成法(定理3-9)を示す。

チェックビット長 $r = b + 2$ の場合

巡回性符号の定義(定義3-3)に注目し、本節では、巡回オペレーターとして、1ビットの巡回置換を実行するものを考える。従って、巡回オペレーター R は以下の様になる。

(定理3-6) 最小重みSEC-DED-SbED符号 (bが奇数の時)

bが3以上の奇数の時, 巡回性符号の生成行列 H_0 を式(3-27)に示す($b+2$)行 b 列2進行列とする。 H_0 , 及びこの H_0 を1ビットずつ列方向に巡回置換した行列から作成される式(3-28)の($b+2$)行($b+2$) b 列2進行列によりそのH行列が与えられる符号はSEC-DED-SbED符号である。

(証明は付録3-1に示す。)

$$H_0 = \begin{bmatrix} 1 & 1 & 1 & 1 & 1 & 1 & \dots & 1 & 1 & 1 \\ 0 & 0 & 0 & 0 & 0 & 0 & & 0 & 1 & 0 \\ 1 & 0 & 0 & 0 & 0 & 0 & & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 0 & 0 & & 0 & 0 & 0 \\ 0 & 1 & 1 & 0 & 0 & 0 & & 0 & 0 & 0 \\ 0 & 0 & 1 & 1 & 0 & 0 & & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 & 1 & 0 & & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 1 & 1 & & 0 & 0 & 0 \\ \dots & & & & & & & \dots & & \dots \\ \dots & & & & & & & \dots & & \dots \\ 0 & 0 & 0 & 0 & 0 & 0 & & 1 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & & 1 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & \dots & 0 & 1 & 0 \end{bmatrix} \dots \dots \dots (3-27)$$

$$H = (H_0, R^2 H_0, R^4 H_0, \dots, R^{b+1} H_0) \dots \dots \dots (3-28)$$

ただし, 上式の κ, λ は列を指定するために付加した記号であり, 行列の構成要素ではない。また, 巡回オペレーターRは式(3-26)に示したものである。

ここで, $b = 3$ 及び 5 について, H_0 をしめしておく。

$$H_0 = \begin{bmatrix} 1 & 1 & 1 \\ 0 & 1 & 0 \\ 1 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & 1 & 0 \end{bmatrix} \quad H_0 = \begin{bmatrix} 1 & 1 & 1 & 1 & 1 \\ 0 & 0 & 0 & 1 & 0 \\ 1 & 0 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 0 \\ 0 & 1 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 \end{bmatrix}$$

バイト長 $b = 3$, チェックビット長 $r = 5$ のSEC-DED-S3ED符号のH行列を図3-11に示す。本符号は同一の b, r を持つBossen, Reddy, Fujiwaraらによる既存の符号に比べて, 約1.3倍の符号ビット長を持つ。また, $b = 5$, チェックビット長 $r = 7$ のSEC-DED-S5ED符号のH行列を図3-12に示す。

図3-13には、バイト長 $b = 4$ 、チェックビット長 $r = 6$ の SEC-DED-S4ED 符号の構成例を示す。本符号の符号ビット長は、同一の b 、 r に対する Bossen らによる SEC-DED-S4ED 符号の 1.5 倍である。また、図3-14には、 $b = 8$ 、チェックビット長 $r = 10$ の SEC-DED-S8ED 符号の H 行列を示す。







図3-13. 最小重み巡回性 (24, 18) SEC-DED-S4ED 符号の H 行列



(注) 行列中の空白は「0」を示す。



図3-14 最小重み巡回性 (80,70) SEC-DED-S 8 ED符号のH行列

任意のチェックビット長 r の場合

次の定理3-8 により, 前出の定理3-6 ,3-7の符号から, 任意の r , b に対する SEC-DED-SbED符号を構成出来る。

(定理3-8) 任意のチェックビット長を持つ SEC-DED-SbED符号

定理3-6,3-7 で与えられるH行列を K_0 とする。更に, m を任意の正整数とし, 列ベクトル G_i を整数 i の2進表現 ($0 \leq i < 2^m$) とする。次式でそのH行列が与えられる符号は SEC-DED-SbED符号であり, チェックビット長は K_0 のチェックビット長と m との和, 符号ビット長は $(b+2) b 2^m$ ビットとなる。

$$H = \begin{bmatrix} K_0, K_0, K_0, K_0, \dots, K_0 \\ G_0, G_1, G_2, G_3, \dots, G_{2^m-1} \end{bmatrix} \dots \dots \dots (3-31)$$

証明は省略する。図3-15は $b = 4$, $r = 7$ の SEC-DED-S4ED符号の構成例である。

1111	1010	0010	0100	1000	0100	1111	1010	0010	0100	1000	0100
1111	0101	0001	1000	0100	1000	1111	0101	0001	1000	0100	1000
1000	0100	1111	1010	0010	0100	1000	0100	1111	1010	0010	0100
0100	1000	1111	0101	0001	1000	0100	1000	1111	0101	0001	1000
0010	0100	1000	0100	1111	1010	0010	0100	1000	0100	1111	1010
0001	1000	0100	1000	1111	0101	0001	1000	0100	1000	1111	0101
0000	0000	0000	0000	0000	0000	1111	1111	1111	1111	1111	1111

($b = 4$)

図3-15 (48,41) SEC-DED-S4ED符号のH行列

b = 4 であつ r が偶数の時の他の構成法

次の定理3-9 により, b = 4, r が偶数の時に限り, より符号ビット長の長い SEC-DED-S4ED 符号を構成できる。

〔定理3-9〕 SEC-DED-S4ED 符号

チェックビット長 r を 4 以上の任意の偶数とする。以下の Step I ~ IV により与えられる符号は SEC-DED-SbED 符号であり, 符号ビット長は $2^{r-1} - 2^{r/2}$ ビットである。(証明は付録3-1 に示す)

(Step I) $r/2$ ビット要素の列ベクトル g を 1 個決める。g は任意であるが, 最終的に生成される符号の H 行列の重みを小さくするためには, $g = a11'1$ が望ましい。

(Step II) $r/2$ ビット要素の列ベクトル f_q を作る。但し, g と f の重みの総和は奇数とする。 f_q は全部で $2^{r/2} - 1$ 通りある ($q = 0, 1, 2, \dots, 2^{r/2-1} - 1$)。

(Step III) f_q の中から任意に 2 個を取り出し, f_i, f_j とする。定義から $0 \leq i < 2^{r/2}, 0 \leq j < 2^{r/2}, i \neq j$ である。この f_i, f_j から, r 行 4 列の行列 $h_{i,j}$ を次の様に作る。ただし, 「+」は GF(2) 上のベクトル和を示す。

$$h_{i,j} = \begin{bmatrix} g + f_i + f_j & g + f_i + f_j & f_i & f_j \\ f_i & f_j & g + f_i + f_j & g + f_i + f_j \\ \dots\dots\dots & \dots\dots\dots & \dots\dots\dots & \dots\dots\dots \end{bmatrix} \quad (3-32)$$

(Step IV) 異なる $h_{i,j}$ を並べることにより, 次式の様 H 行列を構成する。

$$H = (h_{0,1}, h_{0,2}, h_{0,3}, h_{0,4}, \dots, h_{0,p}, h_{1,2}, h_{1,3}, h_{1,4}, \dots, h_{1,p}, h_{2,3}, h_{2,4}, h_{2,5}, \dots, h_{2,p}, h_{3,4}, \dots, h_{p-1,p}) \dots\dots\dots (3-33)$$

ただし、 $P = 2^{r/2} - 1$ とする。

なお、一般のSEC-DED-SbED符号では、1ビット誤りと、バイト内3ビット誤りはいずれもシンδροームが奇数重みとなり、弁別が困難となり易い。これに対して、本符号では、付録で述べるように、重み3のバイト誤りのシンδροーム中の、上から $r/2$ ビット、または下から $r/2$ ビットは必ず g に一致する。従って多入力ANDゲート2個の簡明な構成で、バイト内3ビット誤りを弁別できる。

上記の定理の構成例を、 $b = 4$ 、 $r = 8$ の場合について示す。 g として $a11'1$ ベクトルを選ぶ。 f_q は奇数重みでなければならない。 f_q は以下の8通りある。

$$f_q = \begin{matrix} 0 & 0 & 0 & 1 & 1 & 1 & 1 & 0 \\ 0 & 0 & 1 & 0 & 1 & 1 & 0 & 1 \\ 0 & 1 & 0 & 0 & 1 & 0 & 1 & 1 \\ 1, & 0, & 0, & 0, & 0, & 1, & 1, & 1. \end{matrix}$$

この f_q から、2列を取り出して $h_{i,j}$ を作る。 $h_{i,j}$ は28個あり、例えば、 $h_{0,1}$ は次の様になる。

$$h_{0,1} = \begin{bmatrix} 1 & 1 & 0 & 0 \\ 1 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 1 & 1 \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 0 & 0 \\ 1 & 0 & 0 & 0 \end{bmatrix}$$

図3-16にはこうして作られた $b = 4$ 、 $r = 8$ のSEC-DED-S4ED符号のH行列を示す。本符号はBossen, Reddy, Fujiwaraによる既存の符号の1.75倍の符号ビット長をもつ。尚、本符号では、現状のSEC-DED符号と同等のゲート量及び遅延で符号化・復号化できる。

11	11	1	1	1	1	11	11	1	1	1	1
11	1	11	1	1	11	1	1	11	1	1	11
1	11	11	1	1111	1111	1111	11	11	1111	1	1111
11	11	1	1	1	1	11	11	1	1	1	1
11	1	11	1	1	1	1	1	11	1	1	11
1	11	11	1	11	1	1	1	1	1111	1	1111
1	1	1	1	1111	1111	1111	11	11	11	1	111

11	1	1	1	1	11	1111	1111	1111	1	1111	1111
1	1	1111	1111	1	1111	1	1	11	1	1111	1
1111	11	1	11	1	1	1	11	1	1	1	1111
1	11	11	1	1	1	11	1111	1111	1111	1	1111
11	1	1	1	1	11	1111	1111	1111	1	1111	1111
1	1	1111	1111	1	1111	1	1	11	1	1111	1
1111	11	1	11	1	1	1	11	1	1	1	1111
1	11	11	1	1	1	11	1	1	1	1	1

1	1111	1	1
1111	1	1111	1
1111	1	1	1111
1	1111	1111	1111
1111	1	1	1
1111	1	1111	1
1111	1	1	1111
1	1111	1111	1111

(注) 行列中の空白は「0」

(b = 4)

図3-16 (112, 104) SEC-DED-S 4 ED符号のH行列

図3-16の(112, 104) SEC-DED-S4ED符号は、特定のバイトにチェックビットが集中していない。特定のバイトにチェックビットを集中させるには、H行列の行間での演算を行う必要があり、このようにして、チェックビットを特定のバイトに集中させたSEC-DED-SbED符号の例を図3-17に示す。H行列には、2の繰り返し性があり、符号化・復号化回路のLSI化にも適している。

1 1	1	1 1	1	1	1	1	1	1	1
1	1 1	1	1 1	1	1	1 1	1	1	1
11	1	11	1	1	1	1	1	1	1
1	11	1	11	1	1	11	1	1	1
1 1	1 1	1 11	1 11	111	1 11	11	11		
1 11	1 11	1 1	1 1	111	1 11	1	11		
1 1	1 1	111	111	11 1	111	1 1	11		
111	111	1 1	1 1	11 1	111	1	11		
1 1	1	1 1	1	1	1	1	1	1	1
1	1 1	1	1 1	1	1	1 1	1	1	1
11	1	11	1	1	1	1	1	1	1
1	11	1	11	1	1	11	1	1	1

図3-17. (72,64) SEC-DED-S4ED符号

符号ビット長

本節で示したSEC-DED-SbED符号の符号ビット長を表3-8にしめしておく。次節で述べる様に、本符号は、実用的な緒元である、 $r = b + 2$ または、 $b = 4$ で、現在知られているSEC-DED-SbED符号のなかで、最長の符号ビット長を持つ。

表3-8 SEC-DED-SbED符号の符号ビット長 (定理3-6 ~3-9)

		b : バイト長 (ビット)							
		3	4	6	8	9	12	16	32
r .. チェック ビット長 「 ビット 」	b + 2	15	24	48	80	99	168	288	1088
	b + 3	30	48	96	160	198	336	576	2196
	b + 4	60	112	192	320	396	672	1152	4392
	b + 5	120	224	384	768	792	1344	2304	8784
	b + 6	240	480	768	1536	1584	2688	4608	17568
	b + 7	480	960	1536	3072	3168	5376	9216	35136
	b + 8	960	1984	3072	6144	6336	10752	18432	70272
	b + 9	1920	3968	6144	12288	12672	21504	36864	140544

3.6 符号ビット長の比較

本節では、本論文で提案したSEC-DED-SbED符号の符号ビット長を既存のSEC-DED-SbED符号と比較する。以下に、本論文で提案した符号を含めて、現在提案されているSEC-DED-SbED符号を列挙しておく。順序は、提案された年代順である。下線を付した符号は、本論文の符号である。

第1グループ（構成はシンプルだが、第2グループにくらべると符号ビット長が小さい）

（符号I）Bossen等によるSEC-DED-SbED符号⁽²⁹⁾.....（符号IVの特殊解）

（符号II）Reddy によるSEC-DED-SbED符号⁽³⁰⁾..（一部は符号IVの特殊解）

（符号III）FujiwaraによるSEC-DED-SbED符号⁽³¹⁾.....（符号IVの特殊解）

（符号IV）著者等によるモジュラな構成を容易に与え得るSEC-DED-SbED符号⁽⁴²⁾⁻⁽⁴³⁾・・・構成B

（符号V）著者による単一バースト誤り検出SEC-DED符号⁽³⁹⁾⁻⁽⁴⁰⁾・・・構成A

第2グループ（符号化効率の良い符号）

（符号VI）ChenによるSEC-DED-SbED符号⁽³⁷⁾

（符号VII）Varanasi等によるSEC-DED-SbED符号⁽³⁸⁾

（符号VIII）著者による最小重みSEC-DED-SbED符号⁽⁴⁵⁾⁻⁽⁴⁸⁾・・・構成C

ただし、符号IV、V、VIIIでは、モジュラな性質をH行列に与えることができるが、ここではモジュラな構成は考慮しない。

符号ビット長の比較

（a）第1グループ

符号I、符号II（ $b < 5$ の時のみ）、符号IIIは、符号Vに包含される。従って、符号I、II（ $b < 5$ ）、III、Vの符号ビット長は相等しい。ただし、 $b \geq 5$ にたいしては、符号IIは、符号I、III、Vよりも、大きな符号ビット長を持つ。

一方、符号IVは、チェックビット長 r が $3b$ 未満では、符号 I, II ($b < 5$), III, V と、ほぼ同等の符号ビット長であり、チェックビット長が $3b$ 以上では、符号 I, II ($b < 5$), III, V よりも大きな符号ビット長をもつ。但し、 $b \geq 5$ では、かなりチェックビット長を大きくしない限り、符号IVの符号ビット長は符号IIの符号ビット長を越えることが出来ない。

(b) 第2グループ

これらの符号は、上記の符号 I ~ V にくらべて、大きな符号ビット長を持つ符号であるが、それぞれ、現在知られる最大の符号ビット長を与える r , b の範囲が異なる。符号VIは、 $b = 3, 5, 6, 7$, かつ $r > b + 3$ では、最長の符号ビット長を与える。一方、符号VIIは、 $b > 7$, かつ、 $r > b + 2$ では優れた構成法であるが、 b の値が小さくなると、効率が悪くなる。著者の符号VIIIは、 $b = 4$, および $r = b + 2$ という極めて実用性の高い範囲で、最大の符号ビット長をもっている。

表3-9 には、最大符号ビット長を与える構成法の提案者をまとめておく。 $r = b + 2$, $b + 3$ かつ $b < 13$ では、著者の構成とChenの構成法が同一の符号ビット長を与える。しかし、Chenの符号は、最小重みでも、巡回性符号でもない。従って著者の符号が、より高い実用性を持つ。

一方、符号IVの著者によるSEC-DED-SbED符号は、チェックビット長 r を大きくしてゆくと、その符号ビット長が、同一チェックビット長を持つSEC-DED符号の符号ビット長に近づく*。これに対して、表3-9の金田, Varanasi, Chenの符号の符号ビット長は、($b \geq 5$ の範囲では) r を大きくしていても、ある一定値(同一チェックビット長を持つSEC-DED符号の符号ビット長に、ある一定値を乗じた値)に漸近し、SEC-DED符号の符号ビット長には漸近しない。従って、極端にチェックビット長が長い範囲では、符号IVは、現在得られている最大の符号ビット長を与える。このことから、 $b > 4$ の範囲では、現在得られている構成法よりも優れた符号が存在すると予想できるが、構成法は未知であり、Varanasi, Chenとも、「Open Problem」として残している。

*) SEC-DED-SbED符号の符号ビット長の自明な上界は、SEC-DED符号の符号ビット長である。チェックビット長が十分長い範囲では、SEC-DED-SbED符号の符号ビット長の上限は、SEC-DED符号の符号ビット長に漸近すると推定される。

表3-9 最大符号ビット長を与える構成法

		b : バイト長 (ビット)							
		3	4	6	8	9	12	16	32
r .. チェック ビット 長 □ ビット	b + 2	金田 Chen	金田 Chen	金田 Chen	金田 Chen	金田 Chen	金田 Chen	金田 Chen	金田 Chen
	b + 3	金田 Chen	金田 Chen	金田 Chen	Varana si	Varana si	Varana si	Varana si	Varana si
	b + 4	Chen	金田	Chen	Varana si	Varana si	Varana si	Varana si	Varana si
	b + 5	Chen	金田	Chen	Varana si	Varana si	Varana si	Varana si	Varana si
	b + 6	Chen	金田	Chen	Varana si	Varana si	Varana si	Varana si	Varana si
	b + 7	Chen	金田	Chen	Varana si	Varana si	Varana si	Varana si	Varana si

(注) 金田, Chen, Varanasi はそれぞれ符号の提案者を示す。

3.7 結語

本章で示した主な成果は以下の通りである。

- (1) 単一バースト誤り検出SEC-DED符号の構成法(構成A)を提案した。本符号は、従来、Bossen, Reddy, Fujiwaraにより提案されていた1ビット誤り訂正・2ビット誤り検出・単一バイト誤り検出(SEC-DED-SbED)符号を包含し、その符号ビット長は次式であらわされる。ただし、 r はチェックビット長、 b はバイト長である。

$$n = b \cdot 2^{r-b}$$

- (2) SEC-DED-SbED符号の構成法を2種類提案した。各構成法による符号ビット長は以下のとおりである。

(構成B) 奇数重み列SEC-DED-SbED符号。

$$n = \frac{1}{2} (2^{bR} + b^R - (2^b - b)^R)$$

ただし、チェックビット長 $r = bR$ とする。

(構成C) 最小重みSEC-DED-SbED符号。

$$n = b (b + 2)^{r-b-2}$$

$b = 4$ 、 $r =$ 偶数に対して、さらに優れた構成法があり、その符号ビット長は

$$n = 2^{r-1} - 2^{r/2} \text{ となる。}$$

これらの符号のなかで、構成Bは次項の巡回性SEC-DED-SbED符号を構成するのに適しており、構成Cは、実用的な諸元にたいして、現在知られている最大符号ビット長を与える符号である。

- (3) 符号化・復号化回路のLSI化に適した、巡回性SEC-DED-SbED符号を提案した。符号は、上記の構成A, B, Cの符号をもとにして構成できる。巡回化による符号ビット長の短縮は小さい。

(付録 3-1) 定理 (3-6) , (3-7) ,
(3-9) の証明

1. 定理3-6 の証明

式 (3-28) は重み 1 の列 r 列と重み 3 の列のみから構成され、奇数重み列の条件を満たす。また、列ベクトルの線型独立性は、容易に確かめられる。従って、少なくとも SEC-DED 機能を持つ。

次に単一バイト誤り検出能力 (SbED 機能) について調べる。バイト誤りは、式 (3-28) の各バイトに生じる。しかし、式 (3-28) の対称性から H_0 、即ち式 (3-27)、のバイト誤りに対する検出機能を証明すれば十分である。単一バイト誤りのパターンを e 、その重みを $w(e)$ とする。

(i) 単一バイト誤り e の重み $w(e)$ が偶数 (≥ 2) の時。

式 (3-27) の $\text{rank} = b$ は容易に証明でき、バイト誤り e とシンδροームは 1 対 1 対応である。 $w(e) = 0$ に対するシンδροームは全零であるから、 $w(e) \geq 2$ の単一バイト誤りのシンδροームは非零偶数重みとなり検出できる。

(ii) 単一バイト誤り e の重み $w(e)$ が奇数 (≥ 3) の時。

$w(e) \geq 3$ の奇数重みバイト誤りが検出できない (誤訂正される) のは、シンδροームの重みが 3 以下の時である。以下の 4 通りに分けて考える。

(イ) 式 (3-27) の右端の 2 列 (κ, λ) には誤りの無い時。

式 (3-27) の形から、シンδροームの重み ≤ 3 となるのは、バイト誤りパターン中の全ての 1 が互いに隣接している時のみである。しかし、この場合のシンδροームでは、'1' と '1' が隣接する事はない。従ってバイト誤りは検出出来る。

(ロ) 列 λ に誤りが生じ、列 κ には誤りの生じていない時。

シンδροームの重みが 3 となるのは、列 λ, κ 以外の列に生じた誤りが互いに隣接して

いる時のみである。しかし、この場合のシンドロームでは、'1'と'1'が隣接する事はなく、バイト誤りは検出出来る。

(ハ) 列 κ には誤りが生じ、列 λ には誤りの生じていない時。明らかにシンドロームの重みは5以上であり、検出出来る。

(ニ) 列 κ と列 λ に誤りの生じている時。

明らかにシンドロームの重みは5以上であり、検出出来る。尚、式(3-28)の符号の符号ビット長が $(b+2)b$ である事は、容易にわかる。

(Q. E. D.)

2. 定理3-7の証明

式(3-30)は、重み1の列ベクトル r 個、及び、重み3の列ベクトルのみから構成され、奇数重み列の条件を満たす。式(3-30)の各列ベクトルの線型独立性は、容易に確かめられる。従って、少なくともSEC-DED符号である。

単一バイト誤り検出能力(SbED機能)について調べる。式(3-30)の対称性から、最左端の2バイト、即ち式(3-29)の2バイトについて、検出機能を証明すれば十分である。

式(3-29)左側のバイトに重み2以上のバイト誤りが生じた時

この場合には、バイト誤りの重みが偶数であると、シンドロームの重みはバイト誤りの重みに等しく、検出できる。また、重み3以上の奇数重みバイト誤りに対しては、シンドロームの重みが5以上になり、検出できる。

式(3-29)右側のバイトに重み2以上のバイト誤り e が生じた時

この場合には、以下の様に分けて考える

(i) バイト誤り e の重み $w(e)$ が偶数(≥ 2)の時。

式(3-29)の右側のバイトについて、 $\text{rank} = b$ は自明である。従って、バイト誤り e と

シンドロームは1対1対応である。w (e) = 0 に対するシンドロームは全零であるから、バイト誤りの重みw (e) が2以上の単一バイト誤りのシンドロームは非零の偶数重みとなり検出できる。

(ii) 単一バイト誤り e の重みw (e) が奇数 (≥ 3) の時。

まず、証明を容易にする為、式 (3-29) の H_0 の各列ベクトルを上から2ビットずつ区切って考える。2ビットずつ区切られた列ベクトルのパターンをここでは部分パターンと呼ぶ。部分パターンには、 $\begin{pmatrix} 0 \\ 0 \end{pmatrix}$, $\begin{pmatrix} 0 \\ 1 \end{pmatrix}$, $\begin{pmatrix} 1 \\ 0 \end{pmatrix}$, $\begin{pmatrix} 1 \\ 1 \end{pmatrix}$ の4通りがある。

一例として、b = 8 に対するある列ベクトル

$$V = \begin{bmatrix} 1 \\ 0 \\ 0 \\ 1 \\ 0 \\ 1 \\ 0 \\ 0 \\ 0 \\ 0 \end{bmatrix}$$

は、以下の部分パターンに分解できる。

$$\begin{bmatrix} 1 \\ 0 \end{bmatrix} \begin{bmatrix} 0 \\ 1 \end{bmatrix} \begin{bmatrix} 0 \\ 1 \end{bmatrix} \begin{bmatrix} 0 \\ 0 \end{bmatrix} \begin{bmatrix} 0 \\ 0 \end{bmatrix}$$

上記の様にして、式 (3-29) の H_0 の各列ベクトルは、以下の様にグループ分けできる。

(type I) $\begin{pmatrix} 0 \\ 1 \end{pmatrix}$ が1個, $\begin{pmatrix} 1 \\ 1 \end{pmatrix}$ が1個, 他は $\begin{pmatrix} 0 \\ 0 \end{pmatrix}$.

(type II) $\begin{pmatrix} 1 \\ 0 \end{pmatrix}$ が1個, $\begin{pmatrix} 1 \\ 1 \end{pmatrix}$ が1個, 他は $\begin{pmatrix} 0 \\ 0 \end{pmatrix}$.

以上は H_0 の左半分の列ベクトル。

(type III) $\begin{pmatrix} 1 \\ 0 \end{pmatrix}$ が1個, $\begin{pmatrix} 0 \\ 1 \end{pmatrix}$ が2個, 他は $\begin{pmatrix} 0 \\ 0 \end{pmatrix}$. 但し, 部分パターン $\begin{pmatrix} 1 \\ 0 \end{pmatrix}$ と部分パターン $\begin{pmatrix} 0 \\ 1 \end{pmatrix}$ は隣接し, $\begin{pmatrix} 1 \\ 0 \end{pmatrix}$ が $\begin{pmatrix} 0 \\ 1 \end{pmatrix}$ の直上にある。

(type IV) $\begin{pmatrix} 0 \\ 1 \end{pmatrix}$ が1個, $\begin{pmatrix} 1 \\ 0 \end{pmatrix}$ が2個, 他は $\begin{pmatrix} 0 \\ 0 \end{pmatrix}$. 但し, 部分パターン $\begin{pmatrix} 1 \\ 0 \end{pmatrix}$ と部分パターン $\begin{pmatrix} 0 \\ 1 \end{pmatrix}$ は隣接し, $\begin{pmatrix} 0 \\ 1 \end{pmatrix}$ が $\begin{pmatrix} 1 \\ 0 \end{pmatrix}$ の直上にある。

(type V) $\begin{pmatrix} 1 \\ 0 \end{pmatrix}$ が1個, 他は $\begin{pmatrix} 0 \\ 0 \end{pmatrix}$.

(type VI) $\begin{pmatrix} 0 \\ 1 \end{pmatrix}$ が1個, 他は $\begin{pmatrix} 0 \\ 0 \end{pmatrix}$.

以上はH₀の右半分の列ベクトル。

式(3-29)のH₀を2ビットずつ巡回置換して作られる他の列ベクトルも、type I～type VIのいずれかに属する。ただし、最上端の部分パターンの直上には最下端の部分パターンがあると見なす。従って、訂正可能な1ビット誤りのシンδροームはいずれかのtypeに属する。

一方、式(3-29)の右側のバイトの列ベクトルを、奇数列目と偶数列目に分けて、次式のように並び換える。

$$M = \begin{array}{c} \begin{array}{cc} & \kappa & & \lambda \\ \left[\begin{array}{cc|cc} 1 & 1 & 1 & \dots & 1 & 1 & 0 & 0 & 0 & \dots & 0 & 0 \\ 0 & 0 & 0 & & 0 & 0 & 1 & 1 & 1 & & 1 & 1 \\ 0 & 0 & 0 & & 0 & 0 & 1 & 1 & 1 & & 1 & 0 \\ 1 & 1 & 1 & & 1 & 0 & 0 & 0 & 0 & & 0 & 0 \\ 0 & 0 & 0 & & 0 & 0 & 1 & 0 & 0 & & 0 & 0 \\ 1 & 0 & 0 & & 0 & 0 & 0 & 0 & 0 & & 0 & 0 \\ 0 & 0 & 0 & & 0 & 0 & 0 & 1 & 0 & & 0 & 0 \\ 0 & 1 & 0 & & 0 & 0 & 0 & 0 & 0 & & 0 & 0 \\ \dots & & & & \dots & & \dots & & \dots & & \dots & \\ 0 & 0 & 1 & & 0 & 0 & 0 & 0 & 0 & & 0 & 0 \\ 0 & 0 & 0 & & 0 & 0 & 0 & 0 & 0 & & 0 & 0 \\ 0 & 0 & 0 & & 0 & 0 & 0 & 0 & 0 & & 0 & 0 \\ 0 & 0 & 0 & & 0 & 0 & 0 & 0 & 0 & & 1 & 0 \\ 0 & 0 & 0 & \dots & 1 & 0 & 0 & 0 & 0 & \dots & 0 & 0 \end{array} \right. \\ M0 & & M1 \end{array} \end{array}$$

ここで、 κ 、 λ は、式(3-29)の右半分のバイトの右端から2列目と1列目の列ベクトルをそれぞれ示している。

上式の左半分、右半部分をそれぞれM0、M1と表す。バイト誤りeがこの行列Mに生じた時のシンδροームは、M0の部分から生じた部分シンδροームとM1の部分から生じた部分シンδροームの単なる論理和(OR)に等しい。

奇数重みのバイト誤りを以下の4通りに分ける。

(a) M0は誤りがなく、M1に3以上の奇数個の誤りがある時

シンδροームの重みが3になるのは、誤りの重みが3で、かつ、列 λ に誤りがある時である。この時、シンδροームは1個の(9)と2個の(10)を含み、他は(0)である。

しかし、 $(\overset{1}{0})$ の直下には、 $(\overset{0}{0})$ が入り、 $(\overset{1}{1})$ ではない。従って、シンドロームは上記の何れのtypeにも属さず、検出できる。

(b) M1は誤りがなく、M0に3以上の奇数個の誤りがある時
上記(a)と同様の議論で検出できる。

(c) M0には2以上の偶数個の誤りがあり、M1には1以上の奇数個の誤りがある時。
上述した様に、バイト誤りeが生じた時のシンドロームは、M0部分から生じた部分シンドロームとM1部分から生じた部分シンドロームの単なるORに等しい。従って、シンドロームの重みが3となるのは、M0から生じるシンドロームの重みが2でM1から生じるシンドロームの重みが1の時のみである。しかるに、M1から生じるシンドロームの重みが1である為には、M1の側の誤りは1個で、列 λ に生じていなければならない。一方、M0から生じるシンドロームの重みが2であるためには、M0側には2個の誤りがなければならず、列 κ と他の1列に誤りの生じている時、及び、列 κ 以外の2列に誤りの生じている時、である。しかし、このいずれの場合でも、シンドロームは3個の $(\overset{1}{0})$ と $(\overset{0}{0})$ のみから構成され、検出できる。

(d) M1には2以上の偶数個の誤りがあり、M0には1以上の奇数個の誤りがある時。
上記(c)と同様の議論で検出できる。

以上の(a)～(d)から、単一バイト誤りは検出できる。式(3-30)の符号ビット長が $(b+2) \cdot b$ であることは容易に証明出来る。

(Q. E. D.)

3. 定理3-9の証明

本符号は明らかに奇数重み列の条件を満たす。符号の構成上、列ベクトルの線型独立性を示すためには、式(3-32)の左端の列に一致する列ベクトルが他に無いことを示せば十分である。式(3-32)の左端の列に一致する恐れのあるのは、列ベクトルの下 $r/2$ ビットに同一の f_i を持つ列である。しかし、同一の f_i を持つ他の列ベクトルの上 $r/2$ ビ

ットが、式 (3-32) の最左端の列と一致したとすると、同一の f_i, f_j から2個の $h_{i,j}$ を作ったことになり不合理である。従って、式 (3-33) の列ベクトルは線型独立である。

また、式 (3-32) 中のどの3列を加算しても、加算結果の上 $r/2$ ビットか下 $r/2$ ビットは必ず g となる。従ってバイト内3ビット誤りのシンδροームは1ビット誤りとは区別できる。

また、式 (3-32) の4列を加算すると、 $i \neq j$ の条件から、all '0' とはならない。従って、バイト内4ビット誤りは検出できる。

以上から、式 (3-33) は SEC-DED-SbED 符号である。

また、 f_q は $2^{r/2-1}$ 個ある。従って、 $h_{i,j}$ の個数は $2^{r/2-1}$ から2個選ぶ組合せの数に等しい。これから、容易に符号ビット長 $2^{r-1} - 2^{r/2}$ を導くことができる。

(Q. E. D.)

(付録 3-2) 計算機実験による SEC-DED-SbED 符号の構成

本付録では、発見的手法を用いた、SEC-DED-SbED符号の構成手法について述べる。ここで述べる手法によれば、最小重みSEC-DED-SbED符号を任意の b 、 r に対して構成できる。ただし、発見的手法であるため、必ずSEC-DED-SbED符号が得られる保証はない。

本手法は、最小重みSEC-DED-SbED符号の定理の発見に、大きく寄与した。

SEC-DED-SbED符号の発見的構成法を以下にのべる。

アルゴリズム

以下のステップにより、最小重みSEC-DED-SbED符号を構成できる。

(Step I) 必要なデータビット長を持つ、最小重み巡回性SEC-DED符号を構成する。ただし、SEC-DED-SbED符号の構成を目的とするから、構成されたSEC-DED符号の符号ビット長は、 b の倍数とする。

(Step II) 乱数を用いて、上記Step Iで構成されたSEC-DED符号のH行列の列ベクトルの順序を、ランダムにならびかえる。SEC-DED機能は変化しない。

(STEP III) 上記Step IIで得られた符号のH行列の列ベクトル位置を i 、 j で表すことにする。

H行列の列ベクトル i 、 j を入れ替えた場合にたいして、以下の評価関数を計算する。計算は、 i と j は等しくなく、しかも、同一のバイト内に i 、 j が含まれない、総ての i 、 j の組合せに対して実行する。計算には、計算機シミュレーションを使用する。

$$f(i, j) = \kappa f_0 - f_1$$

ただし、ここで、 κ は非常に大きい定数であり、 $f_0, f_1 \ll \kappa$ とする。また、 f_0, f_1 は以下の意味を持つものとする。

f_0 : 単一バイト誤りのなかで、検出できない誤りの数。

f_1 : バイト内1ビットの誤りと1～bビットのバイト誤りにより生じる、二重バイト誤りのなかで、検出出来ない誤りの数。

(Step IV) 上記の i, j の総ての組合せのなかで、もっとも小さい $f(i, j)$ を与える i, j に相当する列ベクトルを入れかえる。この時 $f_0 = 0$ であれば、得られた符号は SEC-DED-SbED 符号であるから、Step VIへ飛ぶ

(Step V) Step IIIに飛ぶ。

(Step VI) SEC-DED-SbED 符号の構成の終了。

この手法は、「山登り法」とAI研究の分野でよばれる手法である。山登り法の欠点は、本来の正しい解 ($f_0 = 0$ を与える解) が別のところに存在するにもかかわらず、より大きな f_0 ($f_0 > 0$) を与える「山」に登り、正しい解に到達しない現象があることである。この、大きな f_0 を与える「山」に登ると、上記のアルゴリズムは停止せず、永久にループする。したがって、上記のアルゴリズムがループして、その前のステップで入れ替えた列ベクトルのペア (i, j) をふたたび入れ替えてもとにもどす動作が連続する様になれば、Step IIに飛び、別の乱数を用いてH行列をランダマイズしなおして、処理を始めからやりなおす必要がある。

いうまでもなく、Step I～Vを何回やっても、アルゴリズムが終了しないことがある。これは、そのチェックビット長では、SEC-DED-SbED符号が構成出来ないことを意味している可能性が高い。従って、この場合には、処理を打ち切り、より大きなチェックビット長を持つ最小重み巡回性SEC-DED符号を構成し、Step Iからやり直す必要がある。

なお、Step IVで、同一の $f(i, j)$ を与えるペア (i, j) が、複数個存在する場合があります。この時には、なんらかのルールにより、特定の1ペアを選択する必要があります。実験に使用したインプリメンテーションでは、 i が小さいものを優先し、 i が同一の時に

は、 j の小さいものを優先した。しかし、このルールは、符号構成上の意味はなく、単に、インプリメンテーションが容易なために採用したルールである。

具体的な構成例。

このアルゴリズムを使用すると、半導体記憶装置として要求される諸元のSEC-DED-SbED符号を、現実的な時間で構成できる。

付図3-2-1には、計算機で構成された、(112, 104)最小重み奇数重み列SEC-DED-S4ED符号のH行列をしめしておく。この符号は、本文の定理3-9では構成できない。

1 1 1 1		1	1 1 1 1	1 1 1 1	1 1 1 1	1
1 1 1 1		1	1 1 1 1	1	1	1 1 1 1
1 1 1 1	1 1 1 1		1	1 1 1 1	1 1 1 1	1 1 1 1
1 1 1 1	1 1 1 1		1	1 1 1 1	1	1 1 1 1
1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1
	1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1
		1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1
			1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1
			1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1
			1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1

1	1	1 1 1 1	1	1 1 1 1	1	1
1 1 1 1	1 1 1 1		1	1 1 1 1	1	1
1	1 1 1 1	1	1 1 1 1	1	1	1
1 1 1 1	1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1
1 1 1 1	1 1 1 1	1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1
1 1 1 1	1 1 1 1	1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1
1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1
	1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1

	1	1 1	1	1 1	1 1	1
	1	1	1 1	1 1	1	1
	1	1 1	1	1 1	1 1	1
1		1	1 1	1 1	1 1	1 1
	1		1 1	1 1	1 1	1 1
	1	1	1 1	1 1	1 1	1 1
		1 1	1 1	1 1	1 1	1 1
		1 1	1 1	1 1	1 1	1 1

1 1	1 1	1	1 1	1	1 1	1
	1 1	1 1	1	1 1	1 1	1 1
	1	1 1	1 1	1 1	1 1	1 1
1		1	1 1	1 1	1 1	1 1
1 1	1	1	1 1	1 1	1 1	1 1
	1 1	1	1 1	1 1	1 1	1 1

(b = 4)
(注) 行列中の空白は「0」を示す。

付図3-2-1 最小重み奇数重み列 (112,104) SEC-DED-S4ED符号のH行列

(付録 3-3) グループ化行列 A の例

BossenのSEC-DED-SbED符号を構成するためのグループ化行列は、次式で与えられる。行列中の空白は「0」を示す。

$$A = \begin{array}{|c|c|c|c|c|c|} \hline 1 & & & 1 & 1 & 1 \cdots 1 \\ \hline & & & 1 & & \\ & & & & 1 & \\ & & & & & 1 \\ & & & & & \cdot \\ & & & & & \cdot \\ & & & & & 1 \\ & & & & & 1 \\ & & & & & 1 \\ \hline \end{array} \quad \begin{array}{c} \uparrow \\ b \\ \downarrow \end{array}$$

$$\left\langle \leftarrow b-1 \rightarrow \right\rangle \quad b \times r$$

Reddy のSEC-DED-SbED符号のグループ化行列は、次式で与えられる。

$$A = \begin{array}{|c|c|c|c|} \hline & & 1 & 1 \\ \hline 1 & & 1 & 1 \\ 1 & & 1 & 1 \\ \hline 1 & & 1 & 11 \\ \hline \end{array} \quad : \quad b = 4$$

$$4 \times r$$

$$A = \begin{array}{|c|c|c|} \hline 1 & & 1 \\ 1 & & 1 \\ \hline 1 & & 11 \\ \hline \end{array} \quad : \quad b = 3$$

$$3 \times r$$

ただし、 $b > 4$ に対するReddy のSEC-DED-SbED符号は、 b 分割パリティチェックできない。

第4章 S b E C - D b E D符号の構成^{(49) - (52)}

4.1 緒言

本章では、単一のバイト誤りを訂正し、かつ2重のバイト誤りを検出する、単一バイト誤り訂正・2重バイト誤り検出符号(S b E C - D b E D符号)の新しい構成法を提案する^{(49) - (52)}。本提案のS b E C - D b E D符号は、既存のReed&Solomon⁽²⁸⁾による構成法とは異なり、任意の符号ビット長に対して符号を構成できる。更に、符号化・復号化回路のL S I化に適する巡回性S b E C - D b E D符号を提案する。

4.2 既存のS b E C - D b E D符号の問題点

S b E C - D b E D符号は、単一のバイト誤りを訂正し、二重のバイト誤りを検出する符号である。複数ビット出力素子を用いた半導体記憶装置にS b E C - D b E D符号を適用すると、単一の素子故障を救済し、二重の素子故障を検出できる。一方、現状の1ビット出力記憶素子とS E C - D E D符号を用いた記憶装置では、単一の素子故障を救済し、かつ、二重の素子故障を検出できる。従って、S b E C - D b E D符号の複数ビット出力記憶素子への適用は、現状の記憶装置仕様の自然な継承と考えることができる。

本節では、既存のS b E C - D b E D符号^{(28) (26)}の問題点について述べる。

〔問題点1・・・最大符号ビット長が限定されている。〕

Bossen⁽²⁶⁾は、半導体記憶装置へS b E C - D b E D符号を適用することを提案した。Bossenの符号は、Reed-Solomonによるガロア体 $GF(2^b)$ 上のハミング距離 $d=4$ を持つ符号⁽²⁸⁾に相当する。この既存のS b E C - D b E D符号の最大符号ビット長は、 $b(2^b - 1)$ に等しい。また、Wolf⁽⁵³⁾は、Reed-SolomonのS b E C - D b E D符号のH行列に、3個のチェックシンボルが付加できることを示している。本論文では、この3個のチェックシンボルを付加したS b E C - D b E D符号をReed-Solomon型のS b E C - D b E D符号と呼ぶ。Reed-Solomon型のS b E C - D b E D符号の最大符号ビット長は、 $b \cdot$

$(2^b + 2)$ となる。

Reed-Solomon型のS b E C - D b E D符号の具体的なデータビット長は、以下の値となる。

バイト長 $b = 3$ データビット長 21ビット

バイト長 $b = 4$ データビット長 60ビット

バイト長 $b = 8$ データビット長 2040ビット

半導体記憶装置のデータビット長は、64ビット、128ビット等が主流である。従って、上記の値からもわかる様に、Reed-Solomon型のS b E C - D b E D符号は、バイト長 $b = 3, 4$ 等の比較的小さなバイト長に対して、不十分な符号ビット長しか持っていない。特に、バイト長 $b = 4$ は、実用的な緒元であり、この b に対して符号を構成出来ない事は、大きな問題である。

[問題点2・・・符号化・復号化回路のモジュラな構成に適した巡回性符号ではない]

また、従来のReed-Solomon型のS b E C - D b E D符号は、H行列に繰返し性を持たないため、その符号化・復号化回路に、LSI化に適したモジュラな構成を与えることはできない。

本章では、上記の既存のS b E C - D b E D符号の問題点を解決し、任意の符号ビット長に対して構成できるS b E C - D b E D符号を提案する。さらに、符号化・復号化回路のLSI化に適したモジュラな構成を持つS b E C - D b E D符号を提案し、符号化・復号化回路の遅延削減、回路量削減の観点から、H行列の重みを最小化する。

4.3 S b E C - D b E D符号

4.3.1 Reed & Solomon によるS b E C - D b E D符号

本節では、既存のReed-Solomon型S b E C - D b E D符号の構成法を詳説する。このReed-Solomon型S b E C - D b E D符号は、本論文で提案する、新しいS b E C - D b E D

符号を構成する際に使用する。

ガロア体GF(2^b)の定義

まず、ガロア体GF(2^b)を定義する。g(x)をb次の原始生成多項式とする。

$$g(x) = \sum_{i=0}^b g_i \cdot x^i \dots\dots\dots(4-1)$$

ここで、Σはモジュロ2の加算を表す。多項式g(x)の相伴行列(Companion Matrix) Tは以下の正則2進行列で定義できる。

$$T = \begin{bmatrix} 0, & 0, & 0, & \dots\dots\dots 0, & 0, & g_0 \\ 1, & 0, & 0, & \dots\dots\dots 0, & 0, & g_1 \\ 0, & 1, & 0, & \dots\dots\dots 0, & 0, & g_2 \\ \vdots & & & & \vdots & \\ \vdots & & & & \vdots & \\ \vdots & & & & \vdots & \\ \vdots & & & & \vdots & \\ \vdots & & & & \vdots & \\ 0, & 0, & 0, & \dots\dots\dots 1, & 0, & g_{b-2} \\ 0, & 0, & 0, & \dots\dots\dots 0, & 1, & g_{b-1} \end{bmatrix} \dots\dots\dots(4-2)$$

Tのべき乗、及び、b行b列の零行列「0」から構成される、以下の集合は、ガロア体GF(2^b)を形成する。

$$\{0, I, T, \dots, T^{2^b-2}\}$$

ここで、「0」はb行b列の零行列、「I」はb行b列の単位行列である。なお、本論文を通じて、b=2, 4に対する生成多項式は、以下の原始既約多項式を使用する。

$$\begin{aligned} b=2 & : x^2 + x + 1 = 0 \\ b=4 & : x^4 + x + 1 = 0 \end{aligned}$$

これらの生成多項式に対するTのべき乗の一覧を付録4-1に示しておく。

Reed & Solomon はガロア体GF(2^b)上でハミング距離dを持つ符号を提案した。

特に、 $d = 4$ の時は、S b E C - D b E D符号であり、更に、このReed & SolomonによるS b E C - D b E D符号には、3バイトのチェックバイトを付加することができる⁽⁵³⁾。このチェックバイトを付加されたReed-Solomon型S b E C - D b E D符号のH行列を以下に示す。

$$H = \begin{array}{cccccccc|c} I & I & I & I & \cdots & I & \cdots & I & I \\ I & T^1 & T^2 & T^3 & \cdots & T^i & \cdots & T^{2^b - 2} & I \\ I & T^2 & T^4 & T^6 & \cdots & T^{2i} & \cdots & T^{2(2^b - 2)} & I \end{array}$$

(空白は0要素を示す)

..... (4-3)

この符号の最大符号ビット長は以下の式で与えられる。

$$n = b(2^b + 2) \quad \text{..... (4-4)}$$

このReed-Solomon型のS b E C - D b E D符号はチェックビット長が3 bビットに固定され、任意の符号ビット長をもつS b E C - D b E D符号を構成することはできない。

4. 3. 2 新しいS b E C - D b E D符号の構成法^{(49) - (52)}

次に、任意の符号ビット長に対して構成出来る新しいS b E C - D b E D符号の構成法を提案する。

まず最初に、ガロア体 $GF(2^b)$ 上でハミング距離 $d = 4$ を持つ符号(S b E C - D b E D符号)を2個選び、そのH行列を H_v 、 H_w とする。2個のS b E C - D b E D符号は任意に選ぶことができ、同一の符号であっても良い。さらに、各符号のガロア体 $GF(2^b)$ 上の符号長を、それぞれ、 n (H_v の符号長)、 m (H_w の符号長)とする。次に、以下の列ベクトル V_i 、 W_j を考える。列ベクトル V_i 、 W_j はガロア体 $GF(2^b)$ 上の列ベクトルである。

V_i

V_i は、H行列 H_v の列ベクトルであり、 $i = 0, 1, 2, \dots, n - 1$ となる。

W_j

W_j は、以下に述べる変形により、 H_w から得られる行列 H_w'' の列ベクトルであり、 $j = 0, 1, 2, \dots, m-1$ となる。以下に、 H_w'' の変形過程を述べる。

まず、 H 行列 H_w を、そのハミング距離を保ったまま（即ち、S b E C - D b E D 符号としての機能を失うことなく）行列 H_w' に変換する。ただし、ここで、 H_w' の最上段の 1 行（ガロア体 (2^b) 上で）は、a l l 'I' でなければならない。任意の S b E C - D b E D 機能を持つ符号について、 H 行列の行間演算のみで a l l 'I' を生成できるとは言えない。しかし、少なくとも、Reed-Solomon 型 S b E C - D b E D 符号（式 4-3）では、このような変形は容易である。（具体的な変形の過程は、のちほど例示する。）

次に、この a l l 'I' 行を H_w' から取り去り、結果として得られる行列を H_w'' とする。この H_w'' の列ベクトルが W_j である。

以上の変形過程を図 4-1 に示す。




図 4-1 H_v, H_w, H_w', H_w''

以上の準備のもとに、以下の新しいSbEC-DbED符号の構成法を提案する。

(定理4-1) SbEC-DbED符号の構成法⁽⁴⁹⁾ ⁽⁵²⁾

以下の式(4-5)で定義される列ベクトルを $C_{i,j}$ とする。そのH行列が $C_{i,j}$ ($i=0, 1, 2, 3, \dots, n-1, j=0, 1, 2, \dots, m-1$)から構成される符号は、ガロア体(2^b)上でハミング距離 $d=4$ を持ち、SbEC-DbED符号となる。ただし、同一の $C_{i,j}$ を2度以上使用することはないものとする。

$$C_{i,j} = \begin{bmatrix} V_i \\ W_j \end{bmatrix} \dots\dots\dots (4-5)$$

(証明)

ハミング距離 $d=4$ を持つ必要かつ十分な条件は、H行列中から任意の3列以下の列ベクトルを取り出した時に、その取り出された列ベクトルが線形独立であることである。

相異なる任意の3個の列ベクトル($C_{i_0, j_0}, C_{i_1, j_1}, C_{i_2, j_2}$)をH行列から取り出す。仮に、 $e_0 = e_1 = e_2 = 0$ が以下の式(4-6)の唯一の解であるならば、列ベクトル式(4-5)から構成される符号はハミング距離 $d=4$ を持ち、SbEC-DbED符号となる。ここで、 e_0, e_1, e_2 はガロア体GF(2^b)上の3個の誤りパターンである。

$$e_0 \begin{bmatrix} V_{i_0} \\ W_{j_0} \end{bmatrix} + e_1 \begin{bmatrix} V_{i_1} \\ W_{j_1} \end{bmatrix} + e_2 \begin{bmatrix} V_{i_2} \\ W_{j_2} \end{bmatrix} = \begin{bmatrix} 0 \\ \vdots \\ \vdots \\ \vdots \\ 0 \end{bmatrix} \dots\dots\dots (4-6)$$

上記のHvの定義から、 $e_0 = e_1 = e_2 = 0$ が以下の式(4-7)の唯一の解であることは明らかである。

$$e_0 \begin{bmatrix} V_{i'} \end{bmatrix} + e_1 \begin{bmatrix} V_{i''} \end{bmatrix} + e_2 \begin{bmatrix} V_{i'''} \end{bmatrix} = \begin{bmatrix} 0 \\ \vdots \\ 0 \end{bmatrix} \dots\dots\dots (4-7)$$

i', i'', i''' は互いに相異なる。 $i', i'', i''' \in \{0, 1, \dots, n-1\}$

また, Hw の定義から, $e_0 = e_1 = e_2 = 0$ が以下の式 (4-8) の唯一の解であることは明らかである。

$$e_0 \begin{bmatrix} I \\ W_{j'} \end{bmatrix} + e_1 \begin{bmatrix} I \\ W_{j''} \end{bmatrix} + e_2 \begin{bmatrix} I \\ W_{j'''} \end{bmatrix} = \begin{bmatrix} 0 \\ \vdots \\ 0 \end{bmatrix} \dots\dots\dots (4-8)$$

j', j'', j''' は互いに相異なる。 $j', j'', j''' \in \{0, 1, \dots, m-1\}$

式 (4-6) において, 以下の 3 通りの場合を考える必要がある。

1) $i_0 = i_1 = i_2 = 0$ の時

式 (4-6) から, $W_{j_0}, W_{j_1}, W_{j_2}$ は互いに相異なる。上記, 式 (4-8) を考慮すれば, $e_0 = e_1 = e_2 = 0$ が (4-6) 式の唯一の解であることは明らかである。

2) i_0, i_1, i_2 中の 2 個が相等しく, 他の 1 個がそれらとは異なる時。

$i_0 = i_1, i_1 \neq i_2$ としても, その一般性は失われないであろう。この仮定から, 式 (4-6) において, V_{i_1} と V_{i_2} は等しくは無い。従って, 以下の式が導出される。

$$(e_0 + e_1) \cdot \begin{bmatrix} V_{i_1} \end{bmatrix} + e_2 \cdot \begin{bmatrix} V_{i_2} \end{bmatrix} = \begin{bmatrix} 0 \\ \vdots \\ 0 \end{bmatrix} \dots\dots\dots (4-9)$$

これから, 以下の条件を得る。

$$\begin{aligned} (e_0 + e_1) &= 0 \\ e_2 &= 0 \end{aligned}$$

従って、式 (4-6) は以下の様に簡略化できる。

$$e_0 \begin{bmatrix} V_{i0} \\ W_{j0} \end{bmatrix} + e_1 \begin{bmatrix} V_{i1} \\ W_{j1} \end{bmatrix} = \begin{bmatrix} 0 \\ \vdots \\ 0 \end{bmatrix} \dots\dots\dots (4-10)$$

ここで、上記の左辺の2個の列ベクトルは線形独立である。従って、 $e_0 = e_1 = e_2 = 0$ が式 (4-6) の唯一の解であることは明らかである。

2) i_0, i_1, i_2 が互いに相異なる時。

式 (4-7) を考慮すれば、 $e_0 = e_1 = e_2 = 0$ が式 (4-6) の唯一の解であることは明らかである。

以上の議論に依って、 $e_0 = e_1 = e_2 = 0$ が (4-6) 式の唯一の解であることは明らかであり、そのH行列のハミング距離は4となる。符号長は、ガロア体GF (2^b) 上で、 $m \times n$ であることは、自明である。 (Q. E. D.)

上記の定理4-1 から、新しいS b E C - D b E D符号のクラスを導くことができる。以下に具体的な構成を示す。まず、 H_w を式 (4-3) のReed-Solomon型S b E C - D b E D符号であるとする。 H_w は、そのH行列の1行がa 1 1 'I' となる様に変形を加える必要がある。この変形は以下の様に実行できる。

まず、式 (4-3) の2番目の行ベクトルに任意のガロア体GF (2^b) の元 T^a を乗じる。そして、その乗じた結果を式 (4-3) の最初の行ベクトルに加算する。もし、この加算結果が零元 (「0」) を含まなければ、各列ベクトル毎に、第1行目の要素が単位元 (「I」) となる様に特定の元を乗じる変形が可能となる。第一列目に零元 (「0」) を含まない様な元 T^a の個数は 2^{b-1} であることを容易に導出できる。

具体的に、バイト長 $b = 2$ の時について、符号を構成してみよう。 H_v, H_w としては、Reed-Solomon型S 2 E C - D 2 E D符号、式 (4-12) , を選ぶ。

$$H_w = \begin{array}{|ccc|ccc} I & I & I & I & 0 & 0 \\ I & T^1 & T^2 & 0 & I & 0 \\ I & T^2 & T^1 & 0 & 0 & I \end{array} \dots\dots\dots (4-12)$$

$$I = \begin{bmatrix} 1 & 0 \\ 0 & 1 \end{bmatrix}, \quad T^1 = \begin{bmatrix} 0 & 1 \\ 1 & 1 \end{bmatrix}, \quad T^2 = \begin{bmatrix} 1 & 1 \\ 1 & 0 \end{bmatrix}, \quad 0 = \begin{bmatrix} 0 & 0 \\ 0 & 0 \end{bmatrix}$$

式 (4-12) は、元 T^a として、 T^1 を選択することにより、以下の様に変形できる*)。

$$H_w' = \begin{array}{|ccc|ccc} I & I & I & I & I & I \\ \hline I & T^2 & T^2 & 0 & I & 0 \\ T^2 & I & T^2 & 0 & 0 & I \end{array} \dots\dots\dots (4-13a)$$

$$H_w'' = \begin{array}{|ccc|ccc} I & T^2 & T^2 & 0 & I & 0 \\ \hline T^2 & I & T^2 & 0 & 0 & I \end{array} \dots\dots\dots (4-13b)$$

式 (4-13b) は、 $m=6$ の符号長を持つ H_w'' である。

さらに、ここで、 H_v として、式 (4-12) に示した Reed-Solomon 型 S 2 E C - D 2 E D 符号を使用することにする。定理4-1 に従い、 H_v と H_w から、一つの S 2 E C - D 2 E D 符号を構成できる。この符号を図4-2 に示す。図4-2 の符号は、 $n=72$ ビットの符号ビット長を持ち、 $k=62$ ビットのデータビット長を有する。

*) 変形過程を具体的に以下に示す。

(1)まず、式 (4-12) の第2行に、 T^1 を乗じる。

$$H_w = \begin{array}{|ccc|ccc} I & I & I & I & 0 & 0 \\ \hline T^1 & T^2 & I & 0 & T^1 & 0 \\ I & T^2 & T^1 & 0 & 0 & I \end{array}$$

(2)次に、上式の第2、第3行を第1行に加算する。

$$H_w = \begin{array}{|ccc|ccc} T^1 & I & T^1 & I & T^1 & I \\ \hline T^1 & T^2 & I & 0 & T^1 & 0 \\ I & T^2 & T^1 & 0 & 0 & I \end{array}$$

(3)次、各列の第一要素で、各列を割る。

$$H_w = \begin{array}{|ccc|ccc} I & I & I & I & I & I \\ \hline I & T^2 & T^2 & 0 & I & 0 \\ T^2 & T^2 & I & 0 & 0 & I \end{array}$$

これから、列ベクトル位置を入れ換えて、上式の式 (4-13a) を得る。

I	I	I	I			I	I	I	I		
I	T ¹	T ²		I		I	T ¹	T ²		I	
I	T ²	T ¹			I	I	T ²	T ¹			I
I	I	I	I	I	I	T ²	T ²	T ²	T ²	T ²	T ²
T ²	T ²	T ²	T ²	T ²	T ²	I	I	I	I	I	I

I	I	I	I			I	I	I	I		
I	T ¹	T ²		I		I	T ¹	T ²		I	
I	T ²	T ¹			I	I	T ²	T ¹			I
T ²	T ²	T ²	T ²	T ²	T ²						
T ²	T ²	T ²	T ²	T ²	T ²						

I	I	I	I			I	I	I	I		
I	T ¹	T ²		I		I	T ¹	T ²		I	
I	T ²	T ¹			I	I	T ²	T ¹			I
I	I	I	I	I	I						
						I	I	I	I	I	I

(注) 行列中の空白は「0」である。

図4-2 (72,62) S2EC-D2ED符号のH行列

同様に、そのH行列がガロア体上で7行の行ベクトルを持つS₂EC-D₂ED符号は、2個のS₂EC-D₂ED符号（5行の行ベクトルを持つS₂EC-D₂ED符号と3行の行ベクトルを持つS₂EC-D₂ED符号）から合成できる。一般的に、この様にして、奇数の行ベクトル数、即ち奇数バイト数のチェックバイトを持つS_bEC-D_bED符号が上記の定理4-1 から構成できる。

偶数個の行ベクトルを持つS_bEC-D_bED符号は、以下の行列をHw'として使用し、定理4-1 を適用することにより構成できる。

$$Hw' = \begin{bmatrix} I & I \\ 0 & I \end{bmatrix} \dots\dots\dots (4-14)$$

ガロア体上で6行をそのH行列に持つS₂EC-D₂ED符号の構成を図4-3aに示す。この図4-3aの符号では、チェックバイト（列ベクトルの各要素のなかで、1個のみが「I」であり、他はすべて「0」である列に相当するバイト）の位置が陽には示されていない。しかし、チェックバイトを生成することは容易であり、例えば、図4-3aの符号の上から4、5、6番目の行ベクトルを1番目の行に加算すると、図4-3bの様に、チェックバイトが陽に示された符号を構成できる。

以上の構成法により、定理4-1 から構成されるS_bEC-D_bED符号の符号ビット長は以下の式で表される。ただし、Rはチェックバイト長であり、チェックビット長r=Rbとなる。

$$n = b (2^b + 2)^{(R-1)/2} \dots R : \text{Odd} \quad (\geq 3) \dots\dots\dots (4-15a)$$

$$n = 2b (2^b + 2)^{(R-2)/2} \dots R : \text{Even} \quad (\geq 4) \dots\dots\dots (4-15b)$$

表4-1 には、上記の符号ビット長を示す。

本論文で述べた構成法により、実用的な諸元を持つS_bEC-D_bED符号を構成可能となる。ただし、上記の式(4-15a,15b) は限界符号ビット長ではないと思われ、著者によるS_bEC-D_bED符号の研究の後、理論的興味から、更に長い符号ビット長を持つS_bEC-D_bED符号の研究^{(55) - (56)} が続けられている。

I	I	I	I						I	I					I	I
I	T ¹	T ²		I		I	T ¹	T ²		I		I	T ¹	T ²		I
I	T ²	T ¹			I	I	T ²	T ¹			I	I	T ²	T ¹		I
						I	I	I	I	I	I					
															I	I
															I	I

T ²	T ²	T ²	T ²	T ¹	T ¹	T ²	T ²	T ²	T ²	T ¹	T ¹	I	I	I	I	
I	T ¹	T ²		I		I	T ¹	T ²		I		I	T ¹	T ²		I
I	T ²	T ¹			I	I	T ²	T ¹			I	I	T ²	T ¹		I
I	I	I	I	I	I	T ²	T ²	T ²	T ²	T ²	T ²	T ²	T ²	T ²	T ²	T ²
T ²	T ²	T ²	T ²	T ²	T ²	I	I	I	I	I	I	T ²	T ²	T ²	T ²	T ²

						I	I	I	I	I	I					I	I
I	T ¹	T ²		I		I	T ¹	T ²		I		I	T ¹	T ²		I	
I	T ²	T ¹			I	I	T ²	T ¹			I	I	T ²	T ¹		I	
						I	I	I	I	I	I						
															I	I	
I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	

T ¹	T ¹	T ¹	T ¹	T ²	T ²	T ¹	T ¹	T ¹	T ¹	T ²	T ²					I	I
I	T ¹	T ²		I		I	T ¹	T ²		I		I	T ¹	T ²		I	
I	T ²	T ¹			I	I	T ²	T ¹			I	I	T ²	T ¹		I	
I	I	I	I	I	I	T ²	T ²	T ²	T ²	T ²	T ²	T ²	T ²	T ²	T ²	T ²	
T ²	T ²	T ²	T ²	T ²	T ²	I	I	I	I	I	I	T ²	T ²	T ²	T ²	T ²	
I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	

(注) 行列中の空白は「0」である。

図4-3b (144,132) S2EC-D2ED符号のH行列

表4-1 S b E C - D b E D 符号の符号ビット長

		b : バイト長 (ビット)				
		1 **)	2	3	4	5
R : チェック バイト長	3	4	12	30	72	170
	4	8	24	60	144	340
	5	16	72	300	1296	5780
	6	32	144	600	2592	11560
	7	64	432	3000	23328	196520

*) チェックビット長 $r = R b$ で与えられる。

***) $b = 1$ は S E C - D E D 符号に等しい。

4. 3. 3 巡回性S b E C - D b E D符号の構成法 ⁽⁴⁹⁾ - (52)

本節では、符号化・復号化回路のLSI化に適したモジュラな構成を持つS b E C - D b E D符号を提案する。まず、定理4-2として、2の繰返し度を持つS b E C - D b E D符号を提案する。次に、さらに繰返し度の大きな符号の構成法を提案する。繰返し度の高いS b E C - D b E D符号の理論的な構成は極めて困難であるため、実用的な緒元を選び、計算機を使用して、符号の生成と、符号化・復号化回路量の削減のための最適化を行う。

繰返し度2を持つS b E C - D b E D符号

その符号化・復号化回路が2個の同一回路から構成されるS b E C - D b E D符号を、ここでは、繰返し度2を持つS b E C - D b E D符号と呼ぶ。ここで提案する符号は、必ずしも巡回性S b E C - D b E D符号ではない。

(定理4-2a) 繰返し度2のS b E C - D b E D符号の構成 (1)

以下の式 (4-16) でそのH行列が与えられる符号は、S b E C - D b E D符号である。

$$H = \begin{array}{c|cccc|cccc}
 I & I & I & \dots & I & I & I & \dots \\
 T^1 & T^2 & T^3 & \dots & T^P & T^{-P} & T^{-P+1} & T^{-P+2} \\
 T^{-1} & T^{-2} & T^{-3} & \dots & T^{-P} & T^P & T^{P-1} & T^{P-2} \\
 \dots & \dots & \dots & \dots & \dots & \dots & \dots & \dots
 \end{array}$$

← Module 0 →
← Module 1 →

$$\begin{array}{c|ccc}
 \dots I & I & 0 & 0 \\
 \dots T^{-1} & 0 & I & 0 \\
 \dots T^1 & 0 & 0 & I
 \end{array} \quad \dots \dots \dots (4-16)$$

→
ここで、 $P = 2^{b-1} - 1$ とする。

(証明) 式 (4-3) に示された Reed-Solomon 型 S b E C - D b E D 符号を用いて, その 2 番目の列ベクトルの各要素を T^1 で除算し, 3 番目の列ベクトルの各要素を T^2 で除算する。以下, 同様にして, i 番目の列ベクトルの各要素を T^{i-1} で除する。さらに, 最初の列ベクトル (a 1 1 「I」ベクトル) を取り除く。次に, 得られた H 行列の各行ベクトルを巡回的に, 1 行ずつ上方に回転する。これにより, 上記の式 (4-16) を得る。

(Q. E. D)

上記の S b E C - D b E D 符号は, Module 0 と Module 1 の 2 つの部分に区分できる。Module 0 の上から 2 行目の行は, Module 1 の上から 3 行目の行に等しく, Module 0 の上から 3 行目の行は, Module 1 の上から 2 行目の行に等しい。従って, Module 0 のために作成した回路をそのまま Module 1 に適用できる。この性質は, 符号化・復号化回路の L S I 化に適する。

上記の (4-16) 式で, チェックバイト (右端の 3 列) を除くと, 総ての列で, 2 行目の要素と 3 行目の要素の積は一定値 (この場合は, I) になっている。この積の値は, I のみでなく, ガロア体 $GF(2^b)$ の任意の元とすることができる。式 (4-17) には, $b = 4$ で, かつ, 積の値 = T^{14} の場合の H 行列を示す。

$$H = \begin{array}{|cccc|cccc|c}
 \hline
 I & I & I & \cdots & I & I & I & \cdots & I & I \\
 I & T^1 & T^2 & \cdots & T^6 & T^{14} & T^{13} & \cdots & T^8 & I \\
 T^{14} & T^{13} & T^{12} & \cdots & T^8 & I & T^1 & \cdots & T^6 & I \\
 \hline
 \end{array} \dots\dots\dots (4-17)$$

以上の定理 (4-2a) は, そのチェックバイト長が 3 b ビットに限定される。次に, 任意のチェックバイト長が選択できる S b E C - D b E D 符号の構成法を示す。

まず, 準備として, 以下の生成行列 H₀ を考察する。

4-19) の右方のチェックバイトを除くと, Module 0, Module 1には, チェック列 (列ベクトル中の 1 要素のみが 1 で, 他は 0 の列) は存在しない。従って, S b E C 機能が証明された。

次に, D b E D 機能について考える。二重のバイト誤りがいずれも Module 0 中に生じた時の D b E D 機能, いずれも Module 1 中に生じた時の D b E D 機能, および, 二重のバイト誤りがいずれもチェックバイトに生じた時の D b E D 機能は, 自明である。さらに, 二重バイト誤りの内, 一方がチェックバイトに生じ, のこり 1 バイトの誤りが Module 0 または Module 1 に生じた時には, 式 (4-18) の定義から, D b E D 機能は保証される。二重のバイト誤りのなかで, 一方が Module 0 に生じ, 他方が Module 1 に生じた時には, シンドロームの最上部及び最下部の要素がいずれも「非零元」となって, 二重バイト誤りの発生を検出できる。したがって, D b E D 機能が証明された。 (Q. E. D.)

上記の定理 (4-2b) による構成例を以下にしめす。図4-4aは, データビット長 6 4 ビット, バイト長 4 ビットの構成例である。ここでは, H_0 として, Reed-Solomon 型 S b E C - D b E D 符号をそのまま使用している。この例は, $b = 4$ の場合であるが, 任意の b について, 同種の S b E C - D b E D 符号を構成できることは明らかである。さらに, 図4-4bには, 行ベクトルの順序を入れ替えてしめしておく。

図4-5 は, $b = 2$, データビット長 6 4 ビットの構成例である。ここでは, H_0 は, 図4-2 の符号をもとにして構成してある。(詳細な構成過程は付録4-2 に示す。)

$$H = \begin{array}{cccc|cccc|c} I & I & I & \cdots & I & 0 & 0 & 0 & \cdots & 0 & I \\ I & T^1 & T^2 & \cdots & T^7 & I & T^2 & T^4 & \cdots & T^{14} & I \\ I & T^2 & T^4 & \cdots & T^{14} & I & T^1 & T^2 & \cdots & T^7 & I \\ 0 & 0 & 0 & \cdots & 0 & I & I & I & \cdots & I & I \end{array}$$

(注) 行列中の空白は「0」である。

図4-4a (80,64) S4EC-D4ED符号のH行列

$$H = \begin{array}{cccc|cccc|c} I & I & I & \cdots & I & 0 & 0 & 0 & \cdots & 0 & I \\ 0 & 0 & 0 & \cdots & 0 & I & I & I & \cdots & I & I \\ I & T^1 & T^2 & \cdots & T^7 & I & T^2 & T^4 & \cdots & T^{14} & I \\ I & T^2 & T^4 & \cdots & T^{14} & I & T^1 & T^2 & \cdots & T^7 & I \end{array}$$

(注) 行列中の空白は「0」である。

図4-4b (80,64) S4EC-D4ED符号のH行列

I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I
I	T ¹	T ²	I		I				T ²	T ²		I	T ¹		I	
I	T ²	T ¹		I		I				T ²	T ²	I	T ¹			I
			I	I			I	T ¹	T ²	T ¹	T ¹	T ²	T ²	T ²	T ¹	
					I	I	T ¹	I	T ²	T ²	T ²	T ¹	T ¹	T ²	I	

								I	I	T ¹	I	T ²	T ²	T ²	T ¹	T ¹	T ²	I			
									I	I			I	T ¹	T ²	T ¹	T ¹	T ²	T ²	T ¹	
I	T ²	T ¹		I		I							T ²	T ²	I	T ¹		I			
I	T ¹	T ²	I		I								T ²	T ²		I	T ¹		I		
I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I

(注) 行列中の空白は「0」である。

図4-5 (74,64) S2EC-D2ED符号のH行列

繰返し度 4 以上を持つ巡回性 S b E C - D b E D 符号の構成

以上のべた S b E C - D b E D 符号は、繰返し度が 2 に限定される。次に、4 以上の繰返し度を持つ巡回性 S b E C - D b E D 符号の構成法について考察する。S b E C - D b E D 符号は、ガロア体 $GF(2^b)$ 上の符号であるから、巡回化を考慮する時は、 b ビット毎の巡回を考える必要がある。従って、巡回性符号の H 行列としては、定義 (3-3) を使用できる。

巡回性 S b E C - D b E D 符号の一般的構成法は提案されておらず、構成は非常に困難と考えられてきた。その理由を以下に述べる。

- (1) S E C - D E D 符号では、S E C 符号の H 行列に $a \ 1 \ 1 \ \dots \ 1$ 行を付加するだけで構成できる。しかし、S b E C 符号の H 行列に $a \ 1 \ 1 \ \dots \ 1$ 行を付加するだけでは、S b E C - D b E D 機能を実現できない。
- (2) このため、S b E C 符号の列ベクトルから、なんらかの条件を満たす列ベクトルを抜き出して S b E C - D b E D 符号を構成する必要がある。ここで、S b E C 符号の列ベクトルから、既に、いくつかの列ベクトルが抜き出され、S b E C - D b E D 符号の H 行列が部分的に作成されていると仮定する。この状況のもとで、更に、S b E C 符号の列ベクトルから、S b E C - D b E D 符号の H 行列に付加すべき列ベクトルを抜き出し、S b E C - D b E D 符号の H 行列を大きくすることを考える。明らかに、この時、S b E C 符号の列ベクトルから抜き出す列ベクトルは、その列ベクトル単独では判断できず、S b E C - D b E D 符号の H 行列に存在する列ベクトルに依存する。
- (3) 更に、巡回性 S b E C - D b E D 符号を構成する事を考えると、生成部分行列 H_0 にとりこむべき列ベクトルを決めるときには、生成部分行列 H_0 に既に存在している列ベクトルとの関係を考慮するだけでなく、その生成部分行列 H_0 が巡回されて構成される他の部分行列の列ベクトルとの関係を考慮する必要がある。
- (4) この様な事情により、任意の巡回性を持ち、しかも冗長度の小さい S b E C - D b E D 符号を、理論的に構成することは、極めて困難である。

以上の様な理由から、本論文では、生成部分行列 H_0 については、S b E C - D b E D

機能を理論的に保証し、この生成部分行列 H_0 から巡回化して生成される H 行列の $S b E C - D b E D$ 機能は、計算機により確認する手法を採用する。特に、符号の緒元としては、実用性が高いバイト長 $b = 4$ 、情報ビット長 $k = 64$ 、 128 を選ぶ。

まず、バイト長 $b = 4$ 、データビット長 $k = 128$ ビットの符号を考える。この場合、巡回度 4 の $(144, 128) S 4 E C - D 4 E D$ 符号の生成部分行列 H_0 は、検査バイトを除いて、 8 列の列ベクトルを持つ。この 8 列をReed-Solomon型 $S b E C - D b E D$ 符号から選択すると、

$$\begin{array}{l} C \\ 15 \end{array} = \begin{array}{l} 6435 \\ 8 \end{array} \text{ 通り}$$

の組合せを生じ、現実的な処理時間で符号を構成することはできない。従って、生成部分行列 H_0 を構成するもととなる $S b E C - D b E D$ 符号として、定理(4-2a)の $S b E C - D b E D$ 符号を使用し、生成部分行列 H_0 自体にも 2 の繰返し性を与え、場合の数の削減をはかる。

[巡回性 $S 4 E C - D 4 E D$ 符号の構成手法]

以下に巡回性 $S 4 E C - D 4 E D$ 符号の構成手法を示す。

(Step I) 定理(4-2a)の $S 4 E C - D 4 E D$ 符号を構成する。

(Step II) 上記の $S 4 E C - D 4 E D$ 符号の(チェックバイトを除く) 14 列の列ベクトルから、 8 列を取り出す。ただし、この 8 列自体が、 2 の繰返し性を持つように、列ベクトルを選択する。

(Step III) 上記の 8 列の列ベクトルから構成される行列の下に、 $a11「0」$ 行を付加し、 4 行の行列とし、さらにこれに、 1 列のチェックバイトを付加して生成部分行列 H_0 を作成する。

(Step IV) 上記の生成部分行列 H_0 から巡回度 4 の $(144, 128)$ 符号を構成し、計算機シミュレーションにより、 $S 4 E C - D 4 E D$ 機能を検査する。

以上のステップを具体的にしめす。

データビット長128ビットの巡回性S4EC-D4ED符号

まず、定理 (4-2a) のS4EC-D4ED符号を構成する。ここでは、積の値= T^{14} の場合を示す。

$$H = \begin{array}{|cccc|cccc|c} \hline I & I & I & \dots & I & I & I & \dots & I & I & I & \dots & I & I \\ \hline I & T^1 & T^2 & \dots & T^6 & T^{14} & T^{13} & \dots & T^8 & & & & & I \\ \hline T^{14} & T^{13} & T^{12} & \dots & T^8 & I & T^1 & \dots & T^6 & & & & & I \\ \hline \end{array}$$

次に、このS4EC-D4ED符号のチェックバイトを除く部分から、2の繰り返しを保って、8列の列ベクトルをとりだす。取り出し方は、35通りある。一例として、次の4列を取り出したとする。

$$\begin{array}{cccc} I & I & I & I \\ T^3 & T^2 & T^1 & I \\ T^{11} & T^{12} & T^{13} & T^{14} \end{array} \quad \begin{array}{cccc} I & I & I & I \\ T^{14} & T^{13} & T^{12} & T^{11} \\ I & T^1 & T^2 & T^3 \end{array}$$

この8列から構成される行列に、さらに、 $a11^*0^*$ 行と、チェックバイトを付加して、生成部部分行列 H_0 を構成する。

$$H_0 = \begin{array}{|cccc|cccc|c} \hline I & I & I & I & I & I & I & I & I \\ \hline T^3 & T^2 & T^1 & I & T^{14} & T^{13} & T^{12} & T^{11} & 0 \\ \hline T^{11} & T^{12} & T^{13} & T^{14} & I & T^1 & T^2 & T^3 & 0 \\ \hline 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ \hline \end{array}$$

この H_0 を巡回させて(144, 128)符号を構成する。しかし、ここまででは、 H_0 内のS4EC-D4ED機能、および、符号全体のS4EC機能は保証されているが、符号全体のS4EC-D4ED機能は保証されない。従って、計算機シミュレーションにより、S4EC-D4ED機能を確認する。

上記の H_0 から構成された符号は、実際には、巡回性(144, 128)S4EC-D

4 ED符号である。構成された巡回性 (1 4 4, 1 2 8) S 4 EC-D 4 ED符号を図4-6 に示す。H₀を構成するときの、列ベクトルの2番目の要素と3番目の要素との積の値は、15通りあり、その各々に対して、35通りのH₀の構成法がある。これらのなかで、実際にS 4 EC-D 4 ED符号となる場合の数を表4-2 に示す。図4-6 のS 4 EC-D 4 ED符号は、表4-2 に示した符号のなかで、ガロア体GF (2) で考えたH行列の重みが最小となる符号である。H行列の重みは、符号化・復号化回路の回路量・遅延と関係があり、図4-6 の符号は、符号化・復号化回路量・遅延の観点から、最適化された符号である。(なお、上記では、生成部分行列の列ベクトル数を9列としているが、11列としても、S 4 EC-D 4 ED符号を構成でき、この時の最大符号ビット長は、176ビットとなる。)

以上の計算機によるS b EC-D b ED符号の構成では、生成部分行列H₀の列ベクトル(チェックバイトを除く)の第2番目の要素と第3番目の要素の積は一定とした。しかし、符号の機能を実現するためには、, かならずしもH₀の列ベクトルの第2番目の要素と第3番目の積が一定である必要はない。このような観点から、生成部分行列H₀に2の繰返し性を与え、しかも、生成部分行列H₀の第1行目の要素は、「1」で、第4行目の要素が「0」となる巡回性 (1 4 4, 1 2 8) S 4 EC-D 4 ED符号を計算機により構成できる。符号のH行列は多数得られるが、そのうち、最小の重みを持つ符号を生成する生成部分行列を図4-7 に示す。

図4-7 から構成される (1 4 4, 1 2 8) S b EC-D b ED符号のH行列の重みは568であり、図4-6 の符号のH行列の重みは592である。従って、約4%ほど、図4-7 の符号の方が、符号化・復号化回路量が少ない。

I	I	I	I	I	I	I	I	I
T^{11}	T^{12}	T^{13}	T^{14}	I	T^1	T^2	T^3	0
T^3	T^2	T^1	I	T^{14}	T^{13}	T^{12}	T^{11}	0
0	0	0	0	0	0	0	0	0

0	0	0	0	0	0	0	0	0
I	I	I	I	I	I	I	I	I
T^{11}	T^{12}	T^{13}	T^{14}	I	T^1	T^2	T^3	0
T^3	T^2	T^1	I	T^{14}	T^{13}	T^{12}	T^{11}	0

T^3	T^2	T^1	I	T^{14}	T^{13}	T^{12}	T^{11}	0
0	0	0	0	0	0	0	0	0
I	I	I	I	I	I	I	I	I
T^{11}	T^{12}	T^{13}	T^{14}	I	T^1	T^2	T^3	0

T^{11}	T^{12}	T^{13}	T^{14}	I	T^1	T^2	T^3	0
T^3	T^2	T^1	I	T^{14}	T^{13}	T^{12}	T^{11}	0
0	0	0	0	0	0	0	0	0
I	I	I	I	I	I	I	I	I

図4-6 巡回性 (144, 128) S 4 EC - D 4 ED符号のH行列

表4-2 (144, 128) S4EC-D4ED符号の個数

積の値	生成個数	積の値	生成個数
I	0	T ⁷	11
T ¹	4	T ⁸	4
T ²	4	T ⁹	11
T ³	11	T ¹⁰	0
T ⁴	4	T ¹¹	11
T ⁵	0	T ¹²	11
T ⁶	11	T ¹³	11
		T ¹⁴	11

$$H_0 = \begin{array}{|cccccccc|} \hline I & I & I & I & I & I & I & I & I \\ I & T^1 & T^3 & T^{14} & T^2 & T^{13} & T^4 & T^7 & 0 \\ T^2 & T^{13} & T^4 & T^7 & I & T^1 & T^3 & T^{14} & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ \hline \end{array}$$

$$H_0 = \begin{array}{|cccccccc|} \hline I & I & I & I & I & I & I & I & I \\ I & T^1 & T^2 & T^{14} & T^4 & T^{13} & T^3 & T^{12} & 0 \\ T^4 & T^{13} & T^3 & T^{12} & I & T^1 & T^2 & T^{14} & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ \hline \end{array}$$

$$H_0 = \begin{array}{|cccccccc|} \hline I & I & I & I & I & I & I & I & I \\ I & T^1 & T^2 & T^{14} & T^6 & T^{13} & T^3 & T^{12} & 0 \\ T^6 & T^{13} & T^3 & T^{12} & I & T^1 & T^2 & T^{14} & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ \hline \end{array}$$

$$H_0 = \begin{array}{|cccccccc|} \hline I & I & I & I & I & I & I & I & I \\ I & T^1 & T^2 & T^5 & T^{12} & T^3 & T^{13} & T^{14} & 0 \\ T^{12} & T^3 & T^{13} & T^{14} & I & T^1 & T^2 & T^5 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ \hline \end{array}$$

図4-7 部分生成行列 H_0 のなかで、最小重みの行列

データビット長64ビットの巡回性S4EC-D4ED符号

データビット長 $k=64$ ビットの巡回性 $(80, 64)$ S4EC-D4ED符号の構成結果を図4-8に示す。この符号は、上記の巡回性 $(144, 128)$ S4EC-D4ED符号と同様の手法で生成された符号であるが、使用しているガロア体 $GF(2^6)$ の元から、最小重み符号であることが容易に判る。

I	I	I	I	I	0	0	0	0	0
T^{14}	I	T^1	T^2	0	I	I	I	I	I
T^2	T^1	I	T^{14}	0	T^{14}	I	T^1	T^2	0
0	0	0	0	0	T^2	T^1	I	T^{14}	0

T^2	T^1	I	T^{14}	0	T^{14}	I	T^1	T^2	0
0	0	0	0	0	T^2	T^1	I	T^{14}	0
I	I	I	I	I	0	0	0	0	0
T^{14}	I	T^1	T^2	0	I	I	I	I	I

図4-8 巡回性 $(80,64)$ S4EC-D4ED符号のH行列

4.4 結 語

本章で示した主な成果は以下の通りである。

(1) 新しいS b E C - D b E D符号の構成法を提案した。本提案の符号は、従来のReed-SolomonのS b E C - D b E D符号とは異なり、任意の符号ビット長に対して構成できる。このため、バイト長 $b = 2, 3, 4$ 等の小さな値にたいしても、半導体記憶装置用符号として必要な符号緒元を持つS b E C - D b E D符号を構成できる。符号ビット長は、以下の式で与えられる。ただし、Rはチェックバイト長であり、チェックビット長 $r = R b$ となる。

$$n = b (2^b + 2)^{(R-1)/2} \dots R : \text{Odd} \quad (\geq 3)$$

$$n = 2 b (2^b + 2)^{(R-2)/2} \dots R : \text{Even} \quad (\geq 4)$$

(2) 符号化・復号化回路のL S I化に適したモジュラな構成を持つS b E C - D b E D符号を提案した。符号の構成手法は以下の2通り提案した。

(a) 2の繰返し度を持つS b E C - D b E D符号の理論的構成法

符号ビット長は、 $b (2^b + 1)$ ビットである。

(b) 4以上の繰返し度を持つS b E C - D b E D符号

4以上の繰返し度を持つS b E C - D b E D符号を理論的に構成することは、困難であるため、符号緒元として実用性が最も高いと考えられる、バイト長 $b = 4$ ビット、データビット長 $k = 64, 128$ ビットを選び、計算機を用いて、符号の生成と符号化・復号化回路のゲート量・遅延の最小化を行った。

(付録 4-1) 同伴行列 T とそのべき乗

本付録では、 $b = 2$ と $b = 4$ の時について、同伴行列 T とそのべき乗をしめす。生成多項式は以下の通りである。

$$b = 2 \quad : \quad x^2 + x + 1 = 0$$

$$b = 4 \quad : \quad x^4 + x + 1 = 0$$

$b = 2$ の時

$$0 = \begin{bmatrix} 0 & 0 \\ 0 & 0 \end{bmatrix} \quad I = \begin{bmatrix} 1 & 0 \\ 0 & 1 \end{bmatrix}$$

$$T^1 = \begin{bmatrix} 0 & 1 \\ 1 & 1 \end{bmatrix} \quad T^2 = \begin{bmatrix} 1 & 1 \\ 1 & 0 \end{bmatrix}$$

$b = 4$ の時

$$0 = \begin{bmatrix} 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \end{bmatrix} \quad I = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{bmatrix} \quad T^1 = \begin{bmatrix} 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 1 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \end{bmatrix}$$

$$T^2 = \begin{bmatrix} 0 & 0 & 1 & 0 \\ 0 & 0 & 1 & 1 \\ 1 & 0 & 0 & 1 \\ 0 & 1 & 0 & 0 \end{bmatrix} \quad T^3 = \begin{bmatrix} 0 & 1 & 0 & 0 \\ 0 & 1 & 1 & 0 \\ 0 & 0 & 1 & 1 \\ 1 & 0 & 0 & 1 \end{bmatrix} \quad T^4 = \begin{bmatrix} 1 & 0 & 0 & 1 \\ 1 & 1 & 0 & 1 \\ 0 & 1 & 1 & 0 \\ 0 & 0 & 1 & 1 \end{bmatrix}$$

$$T^5 = \begin{array}{|c|c|c|c|} \hline 0 & 0 & 1 & 1 \\ \hline 1 & 0 & 1 & 0 \\ \hline 1 & 1 & 0 & 1 \\ \hline 0 & 1 & 1 & 0 \\ \hline \end{array}$$

$$T^6 = \begin{array}{|c|c|c|c|} \hline 0 & 1 & 1 & 0 \\ \hline 0 & 1 & 0 & 1 \\ \hline 1 & 0 & 1 & 0 \\ \hline 1 & 1 & 0 & 1 \\ \hline \end{array}$$

$$T^7 = \begin{array}{|c|c|c|c|} \hline 1 & 1 & 0 & 1 \\ \hline 1 & 0 & 1 & 1 \\ \hline 0 & 1 & 0 & 1 \\ \hline 1 & 0 & 1 & 0 \\ \hline \end{array}$$

$$T^8 = \begin{array}{|c|c|c|c|} \hline 1 & 0 & 1 & 0 \\ \hline 0 & 1 & 1 & 1 \\ \hline 1 & 0 & 1 & 1 \\ \hline 0 & 1 & 0 & 1 \\ \hline \end{array}$$

$$T^9 = \begin{array}{|c|c|c|c|} \hline 0 & 1 & 0 & 1 \\ \hline 1 & 1 & 1 & 1 \\ \hline 0 & 1 & 1 & 1 \\ \hline 1 & 0 & 1 & 1 \\ \hline \end{array}$$

$$T^{10} = \begin{array}{|c|c|c|c|} \hline 1 & 0 & 1 & 1 \\ \hline 1 & 1 & 1 & 0 \\ \hline 1 & 1 & 1 & 1 \\ \hline 0 & 1 & 1 & 1 \\ \hline \end{array}$$

$$T^{11} = \begin{array}{|c|c|c|c|} \hline 0 & 1 & 1 & 1 \\ \hline 1 & 1 & 0 & 0 \\ \hline 1 & 1 & 1 & 0 \\ \hline 1 & 1 & 1 & 1 \\ \hline \end{array}$$

$$T^{12} = \begin{array}{|c|c|c|c|} \hline 1 & 1 & 1 & 1 \\ \hline 1 & 0 & 0 & 0 \\ \hline 1 & 1 & 0 & 0 \\ \hline 1 & 1 & 1 & 0 \\ \hline \end{array}$$

$$T^{13} = \begin{array}{|c|c|c|c|} \hline 1 & 1 & 1 & 0 \\ \hline 0 & 0 & 0 & 1 \\ \hline 1 & 0 & 0 & 0 \\ \hline 1 & 1 & 0 & 0 \\ \hline \end{array}$$

$$T^{14} = \begin{array}{|c|c|c|c|} \hline 1 & 1 & 0 & 0 \\ \hline 0 & 0 & 1 & 0 \\ \hline 0 & 0 & 0 & 1 \\ \hline 1 & 0 & 0 & 0 \\ \hline \end{array}$$

(付録 4-2) 図4-5 の符号の構成

本付録では、図4-5 の(74,64) S 2 E C-D 2 E D符号の構成過程をしめす。まず、もとにする(72,62) S 2 E C-D 2 E D符号の列ベクトルを以下に示す。本符号は、(12,6) S 2 E C-D 2 E D符号と定理 (4-1)により構成された符号に対して、チェックバイトを構成するための行間演算を加えて構成した。

I I I I 0 0 0 0 0 0 I I 0 0 0 0 I I
 I T¹ T² 0 I 0 I T¹ T² 0 I 0 I T¹ T² 0 I 0
 I T² T¹ 0 0 I I T² T¹ 0 0 I I T² T¹ 0 0 I
 0 0 0 0 0 0 I I I I I I 0 0 0 0 0 0
 0 0 0 0 0 0 0 0 0 0 0 0 I I I I I I

T² T² T² T² T¹ T¹ T² T² T² T² T¹ T¹ I I I I 0 0
 I T¹ T² 0 I 0 I T¹ T² 0 I 0 I T¹ T² 0 I 0
 I T² T¹ 0 0 I I T² T¹ 0 0 I I T² T¹ 0 0 I
 I I I I I I T² T² T² T² T² T² T² T² T² T² T²
 T² T² T² T² T² T² I I I I I I T² T² T² T² T² T²

次に、第1行目の要素(各列ベクトルの最上部の要素)が「0」である列ベクトルを取り除く。結果は、以下の様になる。ただし、チェックバイトは右端に移動した。

I I I I I I I T² T¹ T¹ T² T² T² T² T¹ T¹ T² T² T²
 I T¹ T² I 0 I 0 0 I 0 I T¹ T² 0 I 0 I T¹ T²
 I T² T¹ 0 I 0 I 0 0 I I T² T¹ 0 0 I I T² T¹
 0 0 0 I I 0 0 I I I I I I T² T² T² T² T² T²
 0 0 0 0 0 I I T² T² T² T² T² T² I I I I I I

I	I	I	I	0	0	0	0
I	T ¹	T ²	0	I	0	0	0
I	T ²	T ¹	0	0	I	0	0
I	T ²	T ¹	0	0	0	I	0
T ²	T ²	T ²	0	0	0	0	I

各列ベクトルの第一要素は、「I」でなければならない。このため、各列ベクトルの第一要素が「I」となる様に、各列ベクトルに特定の元を乗算する。

I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	I	
I	T ¹	T ²	I	0	I	0	0	T ²	0	T ¹	T ²	I	0	T ²	0	T ¹	T ²	I
I	T ²	T ¹	0	I	0	I	0	0	T ²	T ¹	I	T ²	0	0	T ²	T ¹	I	T ²
0	0	0	I	I	0	0	T ¹	T ²	T ²	T ¹	T ¹	T ¹	I	T ¹	T ¹	I	I	I
0	0	0	0	0	I	I	I	T ¹	T ¹	I	I	I	T ¹	T ²	T ²	T ¹	T ¹	T ¹

I	I	I	I	0	0	0	0
I	T ¹	T ²	0	I	0	0	0
I	T ²	T ¹	0	0	I	0	0
I	T ²	T ¹	0	0	0	I	0
T ²	T ²	T ²	0	0	0	0	I

上記の列ベクトルから構成される行列の下に、全「0」の行ベクトルを付加すれば、1 繰返し単位の行列として使用できることになる。ただし、ここでは、データビット長64 ビットなので、生成された符号の符号化・復号化回路のゲート量の最小化の観点から、(チェックバイトを除いて) 列ベクトルを重みの小さいものから、16列選び、図4-5 の(7 6,64) SEC-D2ED符号を構成した。

第5章 符号化・復号化回路の構成

5.1 緒言

本章では、バイト誤り検出・訂正符号の符号化・復号化回路の構成法について述べ、バイト誤り検出・訂正符号の符号化・復号化回路が、現状のSEC-DED符号の場合と、ほぼ同等の遅延・ゲート量で実現できることを明らかにする。

符号化・復号化回路のブロック構成を図5-1に示す。図5-1の中で、チェックビット生成回路は、受信した被符号化情報からチェックビットを生成する回路であり、シンドローム生成回路は、記憶素子等から読み出された情報から、シンドロームビットを生成する回路である。チェックビット生成・シンドローム生成は、各ビット（チェックビットまたはシンドロームビット）ごとに、排他的OR回路ツリーにより、並行して実行する。誤り検出回路は、シンドロームのパターンから、誤りの発生、訂正の可否を判断する回路である。誤り訂正回路は、2入力排他的OR回路をデータ幅だけ並べた構成を持つ。シンドロームデコード回路は、シンドロームのパターンから、誤りの生じているビット位置を指摘する信号を生成する回路である。シンドロームのデコードには、最も高速に復号化できる、完全並列復号法を使用する必要がある。

以下、(1)単一バースト誤り検出SEC-DED符号、(2)SEC-DED-SbED符号、(3)SbEC-DbED符号について、符号化・復号化回路の構成を述べる。そして、各種の符号について、符号化・復号化のための回路量・遅延を比較する。




図5-1 符号化・復号化回路のブロック構成

5.2 単一バースト誤り検出SEC-DED符号

本節では、単一バースト誤り検出SEC-DED符号の符号化・復号化回路の構成について、特徴的な項目を述べる。

5.2.1 誤り検出回路

本符号は、 b 分割してパリティチェックできるため、 b 分割パリティチェックした結果の重みが1であれば訂正可能な誤り、2以上であれば訂正できない誤りが検出できる。この性質を使用して、誤り検出回路を容易に構成できる。図5-2には、データビット長 $k=32$ ビット、バイト長 $b=4$ ビットの巡回性単一バースト誤り検出SEC-DED符号（図3-7）に対する、誤り検出回路を示す。




図5-2 単一バースト誤り検出SEC-DED符号の誤り検出回路例

5.2.2 チェックビット生成回路・シンドローム生成回路

これらの回路は、符号のH行列から直ちに構成できる。図3-7の単一バースト誤り検出SEC-DED符号のH行列と、対応するチェックビット生成回路、シンドローム生成回路（部分）を図5-3に示しておく。ただし、「 \cdot 」は誤りを含む可能性のある読み出し情報を示す。

dddd	dddd	dddd	dddd	CCCC	dddd	dddd	dddd	dddd	CCCC
0123	4567	8911	1111	0123	1111	2222	2222	2233	4567
		01	2345		6789	0123	4567	8901	

H =	1	1	1111	111	1			111	11		S ₀
	1	111	11	1 1	1		11	1	11 1		S ₁
	11	111	1	1 1	1	1	11		1 11		S ₂
	1111	1	1	11	1	111			111		S ₃
			111	11		1	1	1111	111	1	S ₄
		11	1	11 1		1	111	11	1 1	1	S ₅
	1	11		1 11		11	111	1	1 1	1	S ₆
	111			111		1111	1	1	11	1	S ₇

(注) H行列の上部に示した, d12等は, 信号名称を示す。




図5-3 チェックビット生成・シンドロームビット生成回路 (部分)

5. 2. 3 シンドロームデコード回路

シンドロームデコード回路は, シンドロームから誤りビット位置を指摘する信号を生成する回路である。従って, 当該ビット位置での誤り発生を報告するシンドロームパターンが到着すると「1」を出力し, それ以外の時には「0」を出力するパターンマッチング回路を, 各ビットごとに設けておくことにより構成できる。図5-4 には, 図3-7 の符号に対

するシンδροームデコード回路（部分）を示しておく。




図5-4 シンδροームデコード回路（部分）

5. 2. 4 全体構成

以上の各回路ブロックから構成される、符号化・復号化回路の全体を図5-5 に示す。チェックビット生成回路は同一の単位回路2個から構成され、2個の単位回路の間には、部分的なパリティ和を転送する信号線を必要とする。シンδροーム生成回路も同様の構成を持つ。シンδροームデコード回路は、チェックビット生成回路と、同様に2の繰返し度を持ち、入力となるシンδροームを差し替えることにより、符号全体に対するシンδροームのデコードを可能としている。





図5-5 くり返し2を持つ符号化・復号化回路の全体構成

5.3 SEC-DED-SbED符号の場合

SEC-DED-SbED符号の符号化・復号化回路は、前節の単一バースト誤り検出SEC-DED符号と同様にして、構成できる。ただし、誤り検出回路は、符号構成法に依存して、特有の構成を持つ。以下、本論文で提案した各種SEC-DED-SbED符号に対する誤り検出回路について述べる。

5.3.1 新しい奇数重み列SEC-DED-SbED符号

この符号では、「シンドロームが奇数重みで、かつ、シンドロームをbビット毎のブロックに分割して考えた時に、少なくとも一つのブロックに重み1のパターンが存在する」時に限り、1ビット誤りとして訂正でき、それ以外では、訂正できないシンドロームパターンの検出として扱う必要がある。この性質を利用すると、誤り検出回路を容易に構成できる。

図5-6には、図3-9の(64,56)SEC-DED-S4ED符号に対する誤り検出回路の構成列を示す。




図5-6 誤り検出回路の構成列 (そのII)

5. 3. 2 最小重みSEC-DED-SbED符号

符号化・復号化回路の基本的な構成は、前述の奇数重み列SEC-DED-SbED符号と同一である。特に、 $b = 4$ の時の構成法では、バイト内の3ビット誤りのシンドロームの上半分または下半分が g に一致する特徴があり、この性質を使用すると、誤り検出回路を簡明に構成できる。図3-16の符号に対する誤り検出回路の構成を図5-7に示す。




図5-7 最小重みSEC-DED-S4ED符号に対する誤り検出回路構成例

5.4 S b E C - D b E D 符号

S b E C - D b E D 符号においても、パリティチェック回路ツリーにより、チェックビット生成・シンドローム生成を実行できる。一方、シンドロームデコード回路、誤り検出回路の構成は、誤り訂正が1ビットに限定される前述の符号とは、大きく異なる。以下、S b E C - D b E D 符号のシンドロームデコード回路、誤り検出回路について、概略を述べる。

5.4.1 シンドロームデコード回路

S b E C - D b E D 符号、S b E C 符号などの単一バイト誤り訂正符号では、シンドロームから、

(1) 誤りの生じているバイト位置、

(2) バイト誤りパターン

を特定する必要がある。以下に示すReed-Solomon型S b E C - D b E D 符号の場合を例として、シンドロームから誤りビット位置指摘信号を作成する過程をのべる。

この例では、シンドロームは、 S_0, S_1, S_2 の3バイトある。誤りバイト位置を i 、誤りパターンを e とする時、 i と e は、次の様に計算できる。

$$H = \begin{array}{cccccccc|ccc} I & I & I & \cdots & I & I & I & \cdots & I & & I & 0 & 0 \\ I & T^1 & T^2 & \cdots & T^{i-1} & T^i & T^{i+1} & \cdots & T^{2^b-3} & T^{2^b-2} & 0 & I & 0 \\ I & T^2 & T^4 & \cdots & T^{2i-2} & T^{2i} & T^{2i+2} & \cdots & T^{2(2^b-3)} & T^{2(2^b-2)} & 0 & 0 & I \end{array}$$

誤りがチェックバイト以外にある時

誤りパターン：

$$e = S_0$$

誤りバイト位置：

$$(T^i S_0 = S_1) \quad \text{and} \quad (T^i S_1 = S_2) \text{ が成立する } i$$

誤りがチェックバイトにある時

S_0, S_1, S_2 の中で、2個が「0」であり、他の1個は「0」でない時である。この場合には、「0」でない S_i が誤りパターンであり、 $i = 0, 1, 2$ に応じて、チェックバイト位置が決まる。

5. 4. 2 誤り検出回路

誤りの発生は、シンδροームが $a11'0$ か否かを検出することにより判定できる。しかし、 $SbEC-DbED$ 符号では、誤り訂正の可否をシンδροームパターンから直ちに判定することは難しい。従って、シンδροームデコード回路のデコード結果を集計し、どこかの1バイトで訂正が実行されている時に、訂正可能な誤りの検出とする。シンδροームは $a11'0$ ではなく、かつ、誤りバイト位置を特定出来ない時は、二重バイト誤り検出となる。

5. 4. 3 シンδροームデコード回路構成例

シンδροームデコード回路の例として、図4-8の巡回性 $(80,64)S4EC-D4ED$ 符号に対する、シンδροームデコード回路を図5-8に示す。この図5-8のLSIを4個使用することにより、シンδροームデコード回路全体を構成できる。チェックビット生成回路を例として、4個のLSIから構成される回路の全体を図5-9に示す。




図5-8 シンドロームデコード回路構成例




図5-9 シンドローム生成回路の構成

5.5 符号化・復号化回路のゲート量比較

本節では、各種のバイト誤り検出・訂正符号について、符号化・復号化に必要な、ゲート量、遅延を比較する。表5-1は、モジュラな性質を用いてLSI化した時の、LSI規模を示す。LSIのゲート規模、ピン数等は、実用的にも妥当な範囲にある。さらに、図5-10には、主要なバイト誤り検出・訂正符号に対する符号化・復号化ゲート量と遅延を比較して示す。この図から、データビット長 $k=64$ ビットでは、符号化・復号化ゲート量・遅延に大きな差はないものの、データビット長 $k=128$ ビットでは、符号の機能により、符号化・復号化ゲート量・遅延が若干変化することがわかる。しかし、いずれの場合にも、現状のSEC-DED符号との差は大きなものではなく、符号化・復号化回路のLSI化を前提とすれば、実用上、問題となる遅延・ゲート量の増加は見られない。

表5-1 LSI化に適した符号におけるLSI化規模

符号種別	回路の 繰り返し度	チェックビット生成回路・ シンδροーム生成回路			シンδροームデコード回路			参照
		* ゲート数	ピン数	** 遅延	* ゲート数	ピン数	** 遅延	
最小重み(39,32) SEC-DED符号	2	99	27	5	44	23	2	(16)
(40,32)SEC-DED-S 4ED符号	2	76	28	5	30	24	3	図3-9
最小重み(72,64) SEC-DED符号	8	53	23	6	20	18	2	(16)
(72,64)SEC-DED-S 4ED符号	2	160	48	6	115	40	3	図3-17
(80,64)S4EC-D4ED 符号	4	116	40	6	110	32	5	図4-8
最小重み(137,128))SEC-DED符号	8	119	32	7	35	27	2	(16)
(144,128)S4EC-D4 ED符号	4	140	56	7	384	48	5	図4-6

*) 4入力OR-NOR換算

**) 論理段数

(ゲート)




図5-10 符号化・復号化回路ゲート量と遅延の相対比較

5.5 結語

本章では、各種のバイト誤り検出・訂正符号について、その符号化・復号化回路の構成、ゲート量、遅延をあきらかにした。その結果、以下の結論を得た。

(1)本論文で提案した、単一バースト誤り検出SEC-DED符号、奇数重みSEC-DED-SbED符号、最小重みSEC-DED-SbED符号の誤り検出回路は、簡明かつ系統的に構成できる。

(2)本論文で示した各種バイト誤り検出・訂正符号について、データビット長 $k=64$ ビットでは、符号の機能にかかわらず、符号化・復号化ゲート量・遅延は、ほぼ同等である。一方、データビット長 $k=128$ ビットでは、符号の機能により、ゲート量が増加するが、遅延は、高々2～3割の変化にとどまる。いずれの場合にも、現状のSEC-DED符号との差は僅少であり、符号化・復号化回路のLSI化を前提とすれば、実用上、無視し得る。

以上から、本論文で提案した各種のバイト誤り検出・訂正符号は、符号化・復号化回路の回路化の観点からも、半導体記憶装置用符号として、十分な実用性を有すると判断できる。

第6章 高信頼化効果^{(58) (62) (63) (77)}

6.1 緒言

半導体記憶装置に誤り検出・訂正符号を適用するためには、その信頼度向上効果を定量的に評価する必要がある。本章では、本論文で提案した各種バイト誤り検出・訂正符号の高信頼化効果について論ずる⁽⁵⁸⁾。また、 α 線等によるソフトエラーを考慮した、半導体記憶装置記憶部の信頼度近似算出手法を提案する^{(62) (63) (77)}。

6.2 複数ビット出力記憶素子に対するバイト誤り検出・訂正符号の効果⁽⁵⁸⁾

本節では、複数ビット出力記憶素子に対する、(1)SEC-DED符号、(2)SEC-DED-SbED符号、(3)SbEC-DbED符号、(4)SbEC符号の高信頼化効果を定量的に明らかにし、各符号の適用範囲について論ずる。

6.2.1 信頼度算出モデル

算出モデル

一般に、半導体記憶装置は、

- (1)記憶部———記憶素子とその駆動回路を搭載したメモリーカード。
- (2)制御論理部———対論理装置インターフェース制御、記憶部制御等のための制御回路
(装置の電源も含む。)

の2つの部分から構成される。このなかで、制御論理部は、誤り検出・訂正符号(ECC)の効果及ばない部分であり、使用されている半導体部品の故障率積み上げにより、制御論理部故障率を算出できる。これに対して、記憶部は、誤り検出・訂正符号による高信頼化効果が及ぶ。従って、本論文では、記憶部の故障率算出手法について明らかにする。記憶装置全体の故障率が必要な場合には、本論文で述べた手法により算出した記憶部故障率に、制御論理部の故障率を加算することにより、ただちに求めることができる。

記憶部（メモリーカード）は、記憶素子を主要な構成部品とし、その他に、アドレスバッファ回路、制御信号バッファ回路、入出力データバッファ回路等を含む。これらの回路のなかで、入出力データバッファ回路はビット対応であり、ECCによる故障救済対象となる。しかし、アドレスバッファ回路・制御信号バッファ回路は、故障の影響が複数の記憶素子におよぶため、ECCによる故障救済対象外となる。

上述の直接周辺回路のFIT数は小さく、64Kビット素子の場合を例にとると、（回路構成によって変化するが）、1MBあたり数千FIT程度までと考えられる。従って、本論文では、図6-1に示す様に、記憶素子のみを信頼度解析の対象とし、以下の条件のもとに解析を進める。

- (1)故障の生起はランダム生起。
- (2)故障率算出対象は、記憶素子のみ限定。
- (3)CPUからの書込みは無いものとする。（ワースト・ケースで評価する。）
- (4)1個の記憶素子が故障した時には、 β の割合で、出力ビットの2ビット以上に誤りが生じるものとし、 $1-\beta$ の割合で1ビットの誤りが生じるものとする。
- (5)出力ビットに誤りがある時は、記憶素子内の全アドレスの当該ビットに誤りを生じるものとする。
- (6)定期保守を考慮し、定期保守時には、全ての故障素子が修復されるものとする。

以下に記号をまとめておく。

λ_m	: 記憶素子の故障率（ソフトエラーは考慮しない。）
n	: 符号ビット長（従って、 n/b 個の記憶素子が1符号化単位となる。）
m	: アドレス方向の記憶素子数
τ	: 定期保守間隔
β	: 1個の記憶素子が故障した時に、2ビット以上の複数ビット誤りを生じる割合

半導体記憶装置では、故障が生じた際に、この故障を確実に検出できることが要求される。このため、故障率中にしめる「検出できない故障率」（以下、非検出故障）の大きさ

が問題となる。従って、本節では、故障率を、全故障率と、検出できない故障率にわけて考えることにする。




図6-1 故障率算出モデル

6. 2. 2 記憶部故障率の導出

故障の生起をランダムとしているから、時間 $T = 0$ から $T = t$ の間に、1個の記憶素子が故障する確率は次式で与えられる。

$$P_m(t) = 1 - e^{-\lambda_m t} \dots\dots\dots (6-1)$$

記憶素子は、1符号化単位に n/b 個あり、 n/b 個の記憶素子中、1個、2個、3個以上故障する確率は、それぞれ以下の式で与えられる。ただし、 C は組合せを表す。

$$P_1(t) = {}^{(n/b)}C_1 \cdot P_m(t) \cdot (1 - P_m(t))^{(n/b)-1} \dots\dots\dots (6-2)$$

$$P_2(t) = {}^{(n/b)}C_2 \cdot P_m(t)^2 \cdot (1 - P_m(t))^{(n/b)-2} \dots\dots\dots (6-3)$$

$$P_3(t) = 1 - P_0(t) - P_1(t) - P_2(t) \dots\dots\dots (6-4)$$

ここで、 $P_0(t)$ は記憶素子 n/b 個中に故障が無い確率であり、 $e^{-\lambda_m nt/b}$ となる。

各 $P_1(t)$, $P_2(t)$, $P_3(t)$ の故障確率に対する検出能力は、符号により異なる。したがって、各符号ごとに、 n/b 個の記憶素子に対する故障確率 ($P_4(t)$ とする)、及び、非検出故障確率 ($P_5(t)$ とする) を求める必要がある。これらの $P_4(t)$, $P_5(t)$ を用いて、全記憶素子に対する故障率・非検出故障率を (定期保守を考慮して) 以下の様に導出できる⁽⁵⁹⁾。

$$\text{全故障率 } Q(\tau) = \frac{1 - \{1 - P_4(\tau)\}^m}{\int_0^\tau \{1 - P_4(t)\}^m dt} \dots\dots\dots (6-5)$$

$$\text{非検出故障率 } Q_n(\tau) = \frac{P_5(\tau) \times m}{\int_0^\tau \{1 - P_5(t) \times m\} dt} \dots\dots\dots (6-6)$$

以下に、各符号ごとの故障確率 $P_4(t)$ 、非検出故障確率 $P_5(t)$ の算出式を示す。

SEC-DED符号

SEC-DED符号では、訂正できるのは、1ビット誤りのみであり、2ビット以上の誤りの訂正はできない。従って、 n/b 個の記憶素子に対する故障確率 ($P_4(t)$)、及び、非検出故障確率 ($P_5(t)$) は、以下の様になる。

$$P_4(t) = \beta P_1(t) + P_2(t) + P_3(t) \dots\dots\dots (6-7)$$

$$P_5(t) = k_0 \beta P_1(t) + k_1 P_2(t) + k_2 P_3(t) \dots\dots\dots (6-8)$$

ここで、 k_0 : 2ビット以上の単一バイト誤りを見逃す割合、

k_1 : 二重バイト誤りを見逃す割合、

k_2 : 三重以上のバイト誤りを見逃す割合、であり、

k_0, k_1, k_2 は計算機シミュレーションにより求める必要がある。

SEC-DED-SbED符号

SEC-DED-SbED符号では、訂正できるのは、1ビット誤りのみであり、2ビット誤りの訂正はできない。従って、 n/b 個の記憶素子に対する故障確率 ($P_4(t)$)、及び、非検出故障確率 ($P_5(t)$) は、以下の様になる。

$$P_4(t) = \beta P_1(t) + P_2(t) + P_3(t) \dots\dots\dots (6-9)$$

$$P_5(t) = k_1 P_2(t) + k_2 P_3(t) \dots\dots\dots (6-10)$$

ここで、 k_1 : 二重バイト誤りを見逃す割合、

k_2 : 三重以上のバイト誤りを見逃す割合、であり、

k_1, k_2 は計算機シミュレーションにより求める必要がある。

ここで、式(6-9)は、SEC-DED符号の故障確率を表す式(6.7)と同一であり、式(6-10)は、後述のSbEC符号の非検出故障確率を表す式(6.12)と同一である。このことから、概略的に、SEC-DED-SbED符号は、「SEC-DED符号と同一の全故障確率を持ち、SbEC符号と同一の非検出故障確率を持つ」と言える。

S b E C 符号

S b E C 符号では、単一のバイト誤りを完全に訂正できる。しかし、二重バイト誤りの検出は不完全である。従って、 n/b 個の記憶素子に対する故障確率 ($P_4(t)$)、及び、非検出故障確率 ($P_5(t)$) は、以下の様になる。

$$P_4(t) = P_2(t) + P_3(t) \dots\dots\dots (6-11)$$

$$P_5(t) = k_1 P_2(t) + k_2 P_3(t) \dots\dots\dots (6-12)$$

ここで、 k_1 : 二重バイト誤りを見逃す割合、

k_2 : 三重以上のバイト誤りを見逃す割合、であり、

k_1, k_2 は計算機シミュレーションにより求める必要がある。

S b E C - D b E D 符号

S b E C - D b E D 符号では、単一のバイト誤りを完全に訂正でき、しかも、二重バイト誤りを完全に検出できる。従って、 n/b 個の記憶素子に対する故障確率 ($P_4(t)$)、及び、非検出故障確率 ($P_5(t)$) は、以下の様になる。

$$P_4(t) = P_2(t) + P_3(t) \dots\dots\dots (6-13)$$

$$P_5(t) = k_2 P_3(t) \dots\dots\dots (6-14)$$

ここで、 k_2 : 三重以上のバイト誤りを見逃す割合、であり、

k_2 は計算機シミュレーションにより求める必要がある。

6. 2. 3 結果の比較

代表的な諸元であるデータビット長 $k = 64$ ビット、バイト長 $b = 4$ ビットの場合について、各符号の高信頼化効果を具体的に導出した結果を図6-2 に示す。使用した各符号の多数ビット誤りに対する計算機シミュレーション結果は、付録6.1 に示す。

図6-2 及び他の符号諸元を持つ符号に対する評価結果から、以下の結論を得る。

- (1) SEC-DED符号またはSEC-DED-SbED符号を使用した時の故障率は、誤り訂正を実施しない時の全記憶素子の故障率に β (1個の記憶素子が故障した時に、2ビット以上の多数ビット誤りを生じる割合) を乗じた値となり、しかも、定期保守間隔の影響を受けない。従って、これらの符号は、 β の値が小さい時、あるいは、記憶素子数が小さく、あまり大きな高信頼化効果を要求されない装置への応用に適する。
- (2) SEC-DED符号の2ビット以上の単一バイト誤りに対する検出能力は低い。従って、SEC-DED符号の適用は、 β が数%以下と小さい時に限ることが望ましい。
- (3) SbEC符号またはSbEC-DbED符号を適用することにより、記憶素子部の故障率を1~2桁改善できる。しかし、非検出故障率には、大きな差があり、SbEC-DbED符号の非検出故障率は無視し得るのに対して、 $b = 4$ では、SbEC符号の非検出故障率は、無視できない。従って、SbEC符号の適用は、バイト長 b が8などの大きな値の時に限ることが望ましい。




図6-2 複数ビット出力記憶素子に対するバイト誤り検出・訂正符号の効果(1/4)




図6-2 複数ビット出力記憶素子に対するバイト誤り検出・訂正符号の効果(2/4)




図6-2 複数ビット出力記憶素子に対するバイト誤り検出・訂正符号の効果(3/4)




図6-2 複数ビット出力記憶素子に対するバイト誤り検出・訂正符号の効果(4/4)

6.3 ソフトエラーを考慮した半導体記憶装置の信頼度設計^{(62) - (63)}

半導体記憶素子の高集積化に伴い、記憶素子に生じるソフトエラー⁽⁶⁰⁾が問題となっている。現行の大型計算機用半導体記憶装置は、SEC-DED符号による誤り訂正機能を備えているため、ソフトエラーの発生頻度が小さければ、この誤り訂正機能により対処できる。しかし、発生頻度が一定の限界を越えて大きくなると、現状の誤り訂正機能では高信頼化効果が不十分となる。この様な観点から、種々の装置構成上のソフトエラー対策手法（パトロール走査方式、チップ交替方式等）が提案され実用に供されている。

パトロール走査方式、チップ交替方式等を適用した場合の装置故障率を算出するため、従来、複雑な解析⁽⁶⁴⁾やシミュレーション^{(67) (68) (69)}を用いる手法が開発されて来た。しかし、これらの手法では、主要な故障モードを抽出したり、装置設計上で最適な装置構成パラメータを見通し良く設計することは困難である。迅速かつ見通しの良い装置設計を行うために、簡便な故障率算出法が望まれる。

本節では、実用性の高い、4種類のソフトエラー対策手法を選び、それぞれの手法を適用した場合の装置故障率を求める解析的な式を導出し、この結果から、見通し良く故障率を算出できる近似式を提案する。また、各手法の効果を比較し、パトロール走査方式では、SEC-DED符号のみによる場合と比較してソフトエラーを2倍程度許容できること、これに対して、Erasure 訂正方式、チップ交替方式では10倍以上許容できることを明らかにする。

以下、最初に、評価対象となる実用的な高信頼化手法を示し、次に、厳密な故障率算出式を示す。更に、近似式を示して、厳密式との誤差について論ずる。

6.3.1 ソフトエラーに対する装置側の高信頼化対策

ソフトエラーにたいする装置構成上の対策として、種々の手法が提案されている。これら手法のなかで、

- (1)高信頼化のために必要となるハードウェア量が実用的に許容できる範囲であること、
- (2)誤訂正の生じる危険性が低いこと、

等の観点から実用性の高い手法を表6-1 に示す。但し、記憶素子としては、1ビットデータ出力素子を前提とする。また、現状の誤り検出・訂正符号（ECC）のみによる手法も、ソフトエラー対策の一つとして、表6-1 に含める。

表6-1 ソフトエラーにたいする高信頼化手法

手法	概要	文献
SEC-DED符号のみ	1ビット誤り訂正・2ビット誤り検出符号による。CPUからの読みだし時に1ビット誤りを訂正する。	16
SEC-DED符号 + パトロール走査方式	短い周期（数分以下）で、半導体記憶装置記憶全アドレスを読みだし、誤りが生じていれば訂正して再書き込みする。	61
SEC-DED符号 + パトロール走査方式 + Erasure 訂正方式	固定故障1ビットとソフトエラー1ビットによって2ビットの誤りが生じると、テストパターンを書込み、再読みだしすることによって、固定故障1ビットを特定し、Erasure 訂正手法によって、残る1ビットを訂正する。	65
SEC-DED符号 + パトロール走査方式 + チップ交替方式	予め予備記憶素子を設けておき、固定故障を生じた記憶素子を、この予備記憶素子と切り替える。切り替え契機として (1)あらゆる固定故障 (2)全セル固定故障 の2通りがある。予備素子への正しいデータの回復は、予備素子を含む読みだし単位の全アドレスに対する、読みだし⇒1ビット誤り訂正 ⇒再書き込みにより行う。	64

注) 適用手法の「+」は、各手法を併用することを示す。組合せとしては、上記以外にもたとえば、チップ交替方式でパトロール走査方式を併用しない方法等が考えられるが、これら除外した組合せでは高信頼化効果が限定されたものとなるため実用的ではない。

以下に、表6-1 の各手法を簡単に説明しておく。ただし、ECC のみの時については、説明を省略する。

〔パトロール走査方式〕⁽⁶¹⁾

パトロール走査方式は、短い周期で主記憶部の全アドレスを読みだし、1ビット誤りが生じていれば、符号能力により訂正・再書き込みする手法である。1ビット誤りとして読みだされるソフトエラーはこの再書き込みにより訂正される。このパトロール走査方式は、一

且、1ビット記憶素子の全語にまたがる固定故障（全セル固定故障）が生ずると、同一の読み出し単位内に生じたソフトエラーを訂正できない欠点がある。この全セル固定故障とソフトエラーの重畳による訂正不能誤りは（ソフトエラーが固定故障に比べて多い通常の場合には、）主要な故障モードである。

全セル固定故障とソフトエラーとの重畳による訂正不能誤りを防ぐために考案された手法が、以下に述べるErasure 訂正方式、チップ交替方式である。

〔Erasure 訂正方式〕⁽⁶⁵⁾

SEC-DED符号では、2ビット誤りのうち1ビットのビット位置が明らかになれば、残る1ビットのビット位置を指摘できる。この性質を使用して、2ビット誤りを訂正する手法が、Erasure 訂正方式である。固定故障1ビットの位置を特定するためには、2～3種のテストパターンを書込み・再読み出しする手法を使用する。

〔チップ交替方式〕⁽⁶⁴⁾

チップ交替方式では、固定故障がいずれかの記憶素子に生じると、この固定故障記憶素子を予備の記憶素子と切り替える。素子切り替えのためには、半導体記憶装置内に、セレクト回路を設ける必要がある。切り替え後の予備記憶素子には、本来記憶されているべき正しいデータは記憶されていない。従って、切り替え後には、予備記憶素子を含む読みだし単位に対して、「読み出し⇒1ビット誤り訂正⇒再書込み」を行っておかねばならない。

なお、表6-1に示した手法以外にも、ポインタによる2ビット誤り訂正手法、逆パターンの再書込みによる2ビット誤り訂正を行うマスク訂正手法等が提案されている。しかし、これらの手法は、いずれも、誤訂正を生じる恐れがあり、実用的には、改善の余地を残している。

以下、上記4種類の手法における高信頼化効果を定量的に明らかにしてゆく。

6. 3. 2 高信頼化効果（厳密式）

算出モデル

本節では、記憶素子の出力ビット数が1ビットとなった他は、図6-2の記憶素子アレーを故障率算出の対象とする。以下の条件を前提とする。

- (1)故障の生起はランダム生起。
- (2)故障率算出対象は、記憶素子のみ限定。
- (3)CPUからの書込みは無いものとする。
- (4)定期保守を考慮し、定期保守時には、全ての故障素子が修復されるものとする。
- (5)記憶素子の故障モードを「全セル固定故障」「単独セル固定故障」「ソフトウェア」の3種類に区分する。（詳細後述）

ただし、ここでは、誤訂正の十分小さな手法のみを採り上げているので、誤訂正の確率に相当する検出出来ない故障率については考慮しない。

故障率のモード区分

近年、記憶素子の集積度の増大とともに、素子固定故障時でも、かならずしも当該素子の全セルがスタックするとは言えなくなっている。記憶素子チップ内での面積比率を参考にすると、固定故障の故障モードは、以下の様に区分できる。

故障モード区分例（64Kビット素子）

全セル固定故障	20%
ビット線固定故障	15%
ワード線固定故障	15%
セル単独固定故障	50%

故障率の算出に当たっては、ビット線、ワード線の故障を単独セル固定故障に含めて考えても、大きな誤差を生じないことを確認した（詳細は省略する）。従って、全セル固定故障80%が上記故障モード区分例と等価となる。なお、単独セル固定故障が固定故障中の

100%に近いことは、近似式の導出にあたって近似に使用することがある。

以下に、故障率算出のシンボル一覧を示す。

λ_h	: 記憶素子1個当たりの固定故障率 (1/時間)
λ_s	: 記憶素子1個当たりのソフトエラー率 (1/時間)
n	: ECCビット幅 (ビット)
m	: 語方向の記憶素子数。(個)
τ	: 定期保守間隔 (時間)
α_a	: 固定故障が生じた時に、全セル固定故障となる割合。
α_c	: 固定故障が生じた時に、単独セル固定故障となる割合。
A	: 記憶素子のワード数

(A) ECCのみの時の訂正不能故障率

表6-1の項番1に相当するECCのみが適用されている場合の訂正不能故障率を求める。
定期保守間隔 τ の時、訂正不能故障率は次式で与えられる。

$$Q_1(\tau) = \frac{p_1(\tau)}{\int_0^\tau \{1 - p_1(t)\} dt} \dots\dots\dots (6-15)$$

$p_1(t)$ は次式で与えられ、 $t = 0$ から $t = t$ までの間に記憶部に訂正不能誤りが生じる確率である。式の導出については、付録6-2を参照されたい。

$$p_1(t) = 1 - \left[e^{-(n-1)(\lambda_s + \lambda_h)t} \cdot \left[n (1 - e^{\alpha_a \lambda_h t}) + \left[(1-n) e^{-(\lambda_s + \lambda_h)t/A} + n e^{-\alpha_a \lambda_h t / A} \right] A \right] \right]^m \dots\dots\dots (6-16)$$

(B) パトロール走査方式における訂正不能故障率

ECCが適用され、かつパトロール走査を適用した場合の訂正不能故障率を求める。この場合、全セル固定故障が存在しない間は、ソフトウェアを訂正できる。しかし、全セル固定故障が発生すると、全セル固定故障と同一の読みだし単位中に生じたソフトウェアは訂正できなくなる。従って、図6-3 の様に、区間を分けて考える。まず、記憶素子は n 個とし、 $T = t$ で全セル固定故障を生じたものとする。




図6-3 区間の区分 (1)

区間1 : $T = 0 \sim T = t$

全セル固定故障は無い。単独セル固定故障が生じている可能性がある。ソフトウェアはパトロール走査により修正を受けるので無視できる。

区間2 : $T = t \sim T = \tau$

区間1で、単独セル固定故障が生じていると、 $T = t$ での全セル固定故障により、訂正不能となる。区間1で、単独セル固定故障が生じていなければ、この区間2で、なんらかの故障が生じると訂正不能となる。

以上の2区間から、ECC訂正不能となる条件をもとめ、 $T = 0 \sim \tau$ までの間で積分する。これによって、 n 個の記憶素子に対して、訂正不能な誤りを生じる確率が次式のように与えられる。なお、 $T = 0 \sim \tau$ の間に、全セル固定故障が生じなくても、単独セル固定故障とソフトウェアによる2ビット誤りが生じる事がある。しかし、その確率は小さく無視しうる。式の導出については、付録6-2を参照されたい。

$$p'(\tau) = (1 - e^{-\alpha_a \lambda_h t}) + \frac{n \alpha_a \lambda_h e^{-(n-1)(\lambda_s + \lambda_h)\tau} - e^{-n \lambda_h \tau}}{(n-1) \lambda_s - \lambda_h} \dots\dots\dots (6-17)$$

全体では、 $m \times n$ 個の記憶素子があるため、定期保守間隔 τ の時の訂正不能故障率は次式で与えられる。

$$Q_2(\tau) = \frac{p_2(\tau)}{\int_0^\tau \{1 - p_2(\tau)\} d\tau} \dots\dots\dots (6-18)$$

ここに、 $p_2(\tau)$ は次式で与えられる。

$$p_2(\tau) = 1 - \{1 - p'(\tau)\}^m \dots\dots\dots (6-19)$$

(C) Erasure 訂正方式における訂正不能故障率

パトロール走査方式を併用したErasure 訂正方式では、ソフトエラーが発生しても、訂正できる。しかし、固定故障のみによって2ビット以上の訂正不能誤りが生じると、訂正できなくなる。(なお、理論的には、固定故障のみによって2ビット誤りが生じても、テストパターンによってその位置が確定でき、訂正できるはずである。しかし、このような固定故障による2ビット誤りをも訂正可能範囲に含めると、多数ビット誤りにたいする誤訂正の恐れが増大して実用的とは言えなくなる。)

定期保守間隔 τ の時の訂正不能故障率は次式で与えられる。

$$Q_3(\tau) = \frac{p_3(\tau)}{\int_0^\tau \{1 - p_3(\tau)\} d\tau} \dots\dots\dots (6-20)$$

ここに、 $p_3(\tau)$ は次式で表される。

$$p_3(\tau) = 1 - \left[1 - (1 - e^{-n\lambda_h \alpha_a t}) (1 - e^{-(n-1)\lambda_h t}) \right]^m \dots\dots\dots (6-21)$$

ここで、単独セル固定故障のみによって、2ビット以上の誤りが生じる確率は無視した。式の導出は、付録6-2を参照されたい。

(D) チップ交替方式における訂正不能故障率

チップ交替方式では、予備記憶素子は1個とし、この予備記憶素子には故障は生じないものとして、故障率を求める。チップ交替の契機としては、「あらゆる固定故障」と「全セル固定故障」の2通りが考えられる。

(D-1) 交替契機があらゆる固定故障の時

図6-4に示す2区間に分けて考える。T = tで固定故障が生じて交替するものとする。ただし、読出しの単位となるn個の記憶素子を本論文では、「ECCグループ」と呼ぶ。




図6-4 区間の区分 (2)

区間1 : $T = 0 \sim T = t$

この区間1では、総てのECCグループにおいて、固定故障は存在しない。ソフトウェアはパトロール走査により訂正される。

区間2 : $T = t \sim T = \tau$

交替の生じたECCグループについても、他のECCグループについても、パトロール走査を適用した場合と同様の確率で訂正不能故障を生じる。

以上の条件から、定期保守間隔 τ の時の訂正不能故障率は、次式で与えられる。

$$Q_{4A}(\tau) = \frac{p_{4A}(\tau)}{\int_0^{\tau} \{1 - p_{4A}(\tau)\} d\tau} \dots\dots\dots (6-22)$$

ここで、 $p_{4A}(\tau)$ は次式で与えられ、本式中の $p'(t)$ は式 (6-17) で定義される。式の導出については、付録6-2 を参照されたい。

$$p_{4A}(\tau) = mn\lambda_h \int_0^{\tau} e^{-mn\lambda_h t} \cdot \{1 - (1 - p'(\tau - t))^m\} dt \dots\dots\dots (6-23)$$

上式は被積分関数が積分形式で与えられており、数値積分に多くの計算量を必要とする。また、式から主要な故障モードを抽出したり、一般的見通しをつけることも難しい。

(D-2) 交替契機が全セル固定故障の時

図6-5 に示す2区間に分ける。 $T = t$ で全セル固定故障が生じて交替するものとする。訂正不能誤りを生じる条件を表6-2 にまとめて示す。訂正不能故障率は次式で与えられる。

$$Q_{4B}(\tau) = \frac{p_{4B}(\tau)}{\int_0^{\tau} \{1 - p_{4B}(\tau)\} d\tau} \dots\dots\dots (6-24)$$




図6-5 区間の区分 (3)

ここで、 $p_{4B}(\tau)$ は次式で与えられる。本式中の $p'(t)$ は式(6-17)で与えられる。式の導出については、付録6-2 を参照されたい。

$$\begin{aligned}
 p_{4B}(\tau) &= mn\alpha_a \lambda_h \int_0^\tau e^{-\alpha_a mn \lambda_h t} \\
 &\quad \times \left[\left[(1 - e^{-n\alpha_c \lambda_h t}) + e^{-n\alpha_c \lambda_h t} \cdot p'(\tau - t) \right] \right. \\
 &\quad \left. + \left[1 - \left[1 - e^{-n\alpha_c \lambda_h t} \cdot p'(\tau - t) - \right. \right. \right. \\
 &\quad \left. \left. \left. (1 - e^{-n\alpha_c \lambda_h t}) \cdot (1 - e^{-(n-1)\alpha_a \lambda_h (\tau - t)}) \right]^{m-1} \right] \right] dt \\
 &\quad \dots\dots\dots (6-25)
 \end{aligned}$$

表6-2 訂正不能となる条件

区間	交替の対象となるECCグループ		その他のECCグループ	
区間1	単独セル固定故障無し。	単独セル固定故障あり。	単独セル固定故障無し。	単独セル固定故障あり。
T = t	全セル固定故障が発生		— — — — — — — —	
区間2	パトロール走査を適用した、期間 $\tau - t$ の間の訂正不能確率に同じ。	訂正不能	パトロール走査を適用した、期間 $\tau - t$ の間の訂正不能確率に同じ。	全セル固定故障が生じると訂正不能

6. 3. 3 高信頼化効果の近似的算出手法

前章で示した様に、ソフトエラーを考慮した主記憶装置記憶部の故障率算出式は複雑であり、装置パラメーターの見通しを得るためには適さない。本来、故障率計算は何桁もの有効数値をもとめても無意味である。むしろ、支配項となる故障モードが何であるかを簡潔に読み取れることが望ましい。逆に、主要な故障モードが読み取れることは、計算結果が物理モデルとしても納得のゆくものであることをチェックするために都合が良い。

本章では、前記の各高信頼化手法について、実用上十分な精度を有する近似式を提案する。近似にあたって、以下の公式を用いた。いずれも、期間 τ の間に故障が生じる確率 $p(\tau)$ が十分小さい時、良い近似を与える。実用上は、定期保守間隔中にしばしばシステムダウンすることはなく、以下の近似式は実用上、十分な精度を持っている。

$$\begin{aligned}
 \text{近似1: } F &= \frac{p(\tau)}{\int_0^{\tau} \{1 - p(t)\} dt} \\
 &= \frac{-\ln(1 - p(\tau))}{\tau} \dots\dots\dots (6-26)
 \end{aligned}$$

近似 2 : $\ln(1-x) = -\sum_{n=1}^{\infty} \frac{x^n}{n}, \quad 0 < x < 1 \text{ より,}$

$$F = \frac{-\ln\{1-p(\tau)\}}{\tau} = \frac{p(\tau)}{\tau} \dots\dots\dots (6-27)$$

近似式の導出に当たっては、厳密式から数値計算に依って、主要故障モードを抽出し、これに、マクローリン級数展開を用いて近似式を求める手法を取った。 λ_s / λ_h の値に応じて、主要故障モードが変化するため、近似式は、 λ_s / λ_h の値に応じて領域分けをする必要がある。

(A) ECCのみの時の訂正不能故障率近似式

ECCのみの時の近似式は、 λ_s / λ_h の値に応じて、以下の3領域に分けて考える。

(I) λ_s / λ_h が小さく、全セル固定故障1ビットとその他の故障1ビットにより生じる2ビット誤りが故障の支配項となる領域。

(II) λ_s / λ_h が比較的大きく、全セル固定故障が発生すると、直後にソフトエラーが生じて訂正不能となる領域。

(III) λ_s / λ_h が極めて大きく、ソフトエラーのみによる2ビット誤りが支配項となる領域。

これらの各領域について、厳密式 (6-15) の近似式を示す。

領域 I : 式 (6-16) を、 $\exp(x)$ のマクローリン級数展開の1次の項まで取って近似すると、次式を得る。

$$p_1(t) = mn(n-1)\alpha_a\lambda_h(\lambda_s + \alpha_c\lambda_h)t^2 \dots\dots\dots (6-28)$$

従って、式 (6-15) の近似式は、以下の様に与えられる。本式は、 $\lambda_s / \lambda_h < 10^2$ 程度の領域で有効である。

$$\underline{Q}_I(\tau)_{I} = m n^2 \alpha_a \lambda_h (\lambda_h + \lambda_s) \tau \dots\dots\dots (6-29)$$

なお、 \underline{Q} は Q の近似を示し、添字の「I」は、領域を示す。

式 (6-29) から、この領域での主要な故障モードは、(λ_s が λ_h に比べて大きい時は) $\alpha_a \lambda_h$ と λ_s の積であることが判る。即ち、全セル固定故障1ビットとソフトエラー1ビットによる2ビット誤りは主要な故障モードである。例えば、ソフトエラー (λ_s) が固定故障率 (λ_h) の100倍あるとすると、 \underline{Q} の値は、固定故障のみを考えた時の100倍になる。このことから、「ソフトエラーはインターミテントエラーであるから、SEC-DED符号による誤り検出訂正システムを持つ主記憶装置では問題とはならない」と考えることはできない。

領域II : 全セル固定故障が生じると、直後に2ビット誤りとなる。従って、近似式は、以下の様になる。本式は、誤り訂正を行わない時の全セル故障のFIT数に等しい。

$$\underline{Q}_I(\tau)_{II} = m n \alpha_a \lambda_h \dots\dots\dots (6-30)$$

領域III : ソフトエラーが極めて多く、固定故障を生じる前に、ソフトエラーのみによる2ビット誤りが生じる。従って、近似式は次式で与えられる。なお、式中の $1/A$ は、2番目のソフトエラーが同一読みだしアドレスに生じる確率であると考えられることができる。

$$\underline{Q}_I(\tau)_{III} = \frac{1}{2} m n^2 \lambda_s^2 \tau / A \dots\dots\dots (6-31)$$

式 (6-29) ~ 式 (6-31) と、厳密式 (6-15) との比較を図6-6 に示す。記憶素子は64Kビット素子であり、 $n = 72$ 、記憶容量は16MB ($m = 32$) である。近似は、 $\tau = 1$ 月に較べると、 $\tau = 1$ 週間のほうがよく、この場合には、一部を除いて、10%以下の

誤差に納まっている。各ソフトエラー率 λ_s に対して、近似式、 $\underline{Q}_1(\tau)_{I}$ 、 $\underline{Q}_1(\tau)_{II}$ 、 $\underline{Q}_1(\tau)_{III}$ のうち、どれを使用するかは、以下の条件による。

$\underline{Q}_1(\tau)_{I} < \underline{Q}_1(\tau)_{II}$ であれば、 $\underline{Q}_1(\tau)_{I}$ を
 $\underline{Q}_1(\tau)_{III} > \underline{Q}_1(\tau)_{II}$ であれば、 $\underline{Q}_1(\tau)_{III}$ を
その他の中間領域であれば、 $\underline{Q}_1(\tau)_{II}$ を使用する。

$\underline{Q}_1(\tau)_{I}$ と $\underline{Q}_1(\tau)_{II}$ との区切りは、正確には、 $\lambda_s = 1/n\tau - \lambda_h$ であり、この例では、 $\lambda_s / \lambda_h = 10^2$ 程度となる。




図6-6 故障率の算出 (ECC のみの時)

(B) パトロール走査方式における訂正不能故障率近似式

前節と同様に、 λ_s / λ_h の値にて、2領域に区分して考える。

(I) $\lambda_s / \lambda_h < 10^2$ の領域

ここでは、全セル固定故障1ビットと他の故障1ビットによる2ビット誤りが支配項となる。

(II) $\lambda_s / \lambda_h > 10^2$ の領域

全セル固定故障が生じると、直後にソフトエラーが生じて、訂正不能となる。

各領域における厳密式 (6-18) の近似式は次の様に与えられる。

領域 I: 式 (6-19) を $\exp(x)$ のマクローリン級数展開の2次の項まで取って、次式を得る。

$$\begin{aligned} p_z(\tau)_I &= \frac{1}{2} m n^2 \alpha_a \lambda_h \left((1 + \alpha_c) \lambda_h + \lambda_s \right) \tau^2 \\ &= m n^2 \alpha_a \lambda_h \left(\lambda_h + \frac{1}{2} \lambda_s \right) \tau^2 \dots\dots\dots (6-32) \end{aligned}$$

従って、式 (6-18) は次式で近似できる。パトロール走査を行っても、主要な故障モードは全セル固定故障とソフトエラーによる2ビット誤りである。

$$Q_z(\tau)_I = m n^2 \alpha_a \lambda_h \left(\lambda_h + \frac{1}{2} \lambda_s \right) \tau \dots\dots\dots (6-33)$$

領域 II : 全セル固定故障が生じると、直後に訂正不能となる。近似式は次式で与えられる。

$$Q_z(\tau)_{II} = m n \alpha_a \lambda_h \dots\dots\dots (6-34)$$

図6-6 と同一緒元に対するパトロール走査方式の厳密式と近似式の計算結果を図6-7 に示す。




図6-7 故障率の算出 (パトロール走査方式)

(C) Erasure 訂正方式における訂正不能故障率近似式

厳密式 (6-20) の近似式は次のように与えられる。

$$\underline{Q}_3(\tau) = m n^2 \alpha_a \lambda_h^2 \tau \dots\dots\dots (6-35)$$

図6-8 に、厳密式と近似式の値を示す。記憶素子は64Kビット素子であり、 $n = 72$ 、容量は16MB ($m = 32$) である。近似は極めて良好である。




図6-8 故障率の算出 (Erasure 訂正方式)

(D) チップ交替方式における訂正不能故障率近似式

(D-1) 交替契機があらゆる固定故障の時

チップ交替方式では、故障確率の算出に式(6-17)を使用する。式(6-17)の近似にあたっては領域を2つに分けた。同様に、本方式においても、以下の2領域を考える。

領域I : λ_s / λ_h が小さい ($< 10^2$) とき。式(6-22)の近似式は次式で与えられる。

$$\begin{aligned} Q_{4A}(\tau)_I &= 1/3 m^2 n^3 \alpha_a \lambda_h^2 (\lambda_h + 1/2 \lambda_s) \tau^2 \\ &= (m n \lambda_h \tau) \times \\ &\quad (m n^2 \alpha_a \lambda_h (\lambda_h + 1/2 \lambda_s) \tau) \times 1/3 \\ &\dots\dots\dots (6-36) \end{aligned}$$

上式の第1項 $(m n \lambda_h \tau)$ は、定期保守間隔中に固定故障を生じて交替する確率。第2項 $(m n^2 \alpha_a \lambda_h (\lambda_h + 1/2 \lambda_s) \tau)$ はパトロール走査方式のみを適用した際の訂正不能故障率である。係数 $(1/3)$ は、多重故障の生じる順序による。

領域II : λ_s / λ_h が大きい ($> 10^2$) とき。 λ_s が大きいため2個目の全セル固定故障が生じると直後に訂正される。近似式は次式で表される。

$$Q_{4A}(\tau)_{II} = 1/2 m^2 n^2 \lambda_h^2 \alpha_a \tau \dots\dots\dots (6-37)$$

図6-9に、近似式と厳密式による計算例を示す。諸元は図6-8と同一である。 $\tau = 1$ ヶ月でやや近似が悪いのは、交替を生じる確率 $(1 - \exp(-m n \lambda_h \tau))$ が0.82となり、1に近づくために、級数展開では、近似が不十分であるためであると考えられる。




図6-9 故障率の算出(チップ交替方式DI)

(D-2) 交替契機が全セル固定故障の時

λ_s / λ_h の値に応じて、以下の2領域に区分して考える。

領域I : λ_s / λ_h が小さい ($< 10^2$) 時。

厳密式 (6-24) の近似式は次式で与えられる。

$$Q_{4B}(\tau)_I = \frac{m n^2 \alpha_c \alpha_a \lambda_h^2 \tau}{2} + \frac{(m n \alpha_a \lambda_h \tau) \{m n^2 \alpha_a \lambda_h (\lambda_h + \lambda_s / 2) \tau\}}{3} \dots\dots\dots (6-38)$$

上式第1項 ($m n^2 \alpha_c \alpha_a \lambda_h^2 \tau / 2$) は、全セル固定故障によって交替しようとしたが、すでに単独セル固定故障が存在していたために、交替に失敗する確率である。第2項中の第1項 ($m n \alpha_a \lambda_h \tau$) は、全セル固定故障が生じて交替する確率、第2項中の第2項 ($m n^2 \alpha_a \lambda_h (\lambda_h + \lambda_s / 2) \tau$) / 3 はパトロール走査方式のみが行われている時の故障率である。式 (4-37) と式(4-38)を比較すると、交替契機があらゆる固定故障から、全セル固定故障に変わったこと、式 (6-38) には、交替失敗の項が加わった点に差がある。

領域II : λ_s / λ_h が大きい ($> 10^2$) 時。

λ_s が大きいため2番目の全セル固定故障が生じると、直後に訂正不能となる。従って、近似式は次の様に与えられる。

$$Q_{4B}(\tau)_{II} = \frac{1}{2} (m n \alpha_a \lambda_h)^2 \tau \dots\dots\dots (6-39)$$

図6-10には、近似式と厳密式による計算例をしめす。緒元は図6-9 と同一であり、近似は良好である。




図6-10 故障率の算出(チップ交替方式D2)

6. 3. 4 各方式の比較

本章で求めた近似式を表6-3 に示す。また、図6-11には、近似式による各方式の故障率を示す。記憶素子は64Kビット素子、 $n=72$ 、容量は16MB、定期保守間隔1週間の場合をしめす。

また、表6-4 には、各方式の誤り検出訂正用のハードウェア量をしめした。パトロール走査方式を適用した際のハードウェア量増加は、ECCのみの場合に比べて、30%増にとどまっている。しかし、Erasure 訂正方式、チップ交替方式では、ハードウェア量が倍増している。このハードウェア量は、 n (ECCビット幅、表4では $n=72$ ビットである。) にほぼ比例する。従って、他の n の値に対しても、ハードウェア量に関して同様の結論が得られる。

表6-4 誤り検出訂正のためのハードウェア

項番	手法	IC数 (比)	注) 汎用SSI, MSIによる構成例。 $n=72$ ビットとした。タイミング回路、診断用付加回路は含めていない。
1	ECCのみ	1	
2	パトロール走査方式	1.3	
3	Erasure 訂正方式	2.2	
4	チップ交替方式	2.1	




図6-11 各方式による記憶部故障率(近似値)

表 6-3 主記憶装置記憶部故障率近似式一覧

項番	手法		近似式	
			λ_s が小さい ($\lambda_s / \lambda_h < 10^2$) とき	λ_s が大きい ($\lambda_s / \lambda_h > 10^2$) とき
1	ECCのみ		$\underline{Q}_{1,1} = mn^2 \alpha_a \lambda_h (\lambda_h + \lambda_s) \tau$	$\underline{Q}_{1,11} = mn \alpha_a \lambda_h$
2	パトロール走査方式		$\underline{Q}_{2,1} = mn^2 \alpha_a \lambda_h (\lambda_h + \frac{1}{2} \lambda_s) \tau$	$\underline{Q}_{2,11} = mn \alpha_a \lambda_h$
3	Erasure 訂正方式		$\underline{Q}_3 = mn^2 \alpha_a \lambda_h^2 \tau$	
4	チップ 交替方式	A あらゆる固定故障で交替する時	$\underline{Q}_{4A,1} = 1/3 mn \lambda_h \tau \cdot \underline{Q}_{2,1}$	$\underline{Q}_{4A,11} = \frac{1}{2} (mn \lambda_h)^2 \alpha_a \tau$
5		B 全セル固定故障で交替する時	$\underline{Q}_{4B,1} = 1/3 mn \alpha_a \lambda_h \tau \underline{Q}_{2,1} + \frac{1}{2} \alpha_c \underline{Q}_3$	$\underline{Q}_{4B,11} = \frac{1}{2} (mn \lambda_h \alpha_a)^2 \tau$

(注1) ECCのみの時は、ソフトエラーが更に多くなると、近似式は $\underline{Q}_{1,111} = \frac{1}{2} mn^2 \alpha_a \lambda_s^2 \tau / A$ となる。

(注2) 使用シンボル一覧

A : 記憶素子のアドレス数

λ_h : 記憶素子の固定故障 (1/時間)

λ_s : 記憶素子のソフトエラー率 (1/時間)

n : 誤り検出・訂正符号のビット幅 (ビット)

m : 語方向のメモリ素子数 (m × n で全メモリ素子数)

α_a : 記憶素子の固定故障が生じた時、それが全セル固定故障である割合

α_c : 記憶素子に固定故障が生じた時、それが、単独セル固定故障である割合

τ : 定期保守間隔

図6-11において、ECCのみのときと、パトロール走査の時を比較すると、パトロール走査方式の適用により、実効的に故障率がほぼ半減する。主記憶装置は、記憶部とこれを制御する制御論理部から構成される。制御論理部の故障率は、現状の主記憶装置では、20万FIT/16MB程度と考えられる。従って、ソフトウェアによる主記憶装置故障率の増加を数十%に押さえるには、ECCのみの時のソフトウェア許容値は 10^4 FIT/チップ程度となる。このソフトウェア許容値は固定故障の約10倍である。

チップ交替方式では、パトロール走査方式の故障率に対して、 $1/3 \cdot mn \lambda_h \tau$ 倍（あらゆる固定故障を切り替え契機とする時）、 $1/3 \cdot mn \alpha_a \lambda_h \tau$ 倍（全セル固定故障を切り替え契機とする時）に等しい。ただし、全セル固定故障を切り替え契機とする時には、切り替え時にすでに単独セル固定故障が生じていて、切り替え失敗になる場合がある。このため、全セル固定故障を切り替え契機とする時には、 λ_s が小さくなると、故障率が $\frac{1}{2} \alpha_c \alpha_a m n^2 \lambda_h^2$ に漸近してゆく。チップ交替方式の適用により、ソフトウェア許容値は、ECCのみの時に比べて、10～100倍となる。また、Erasure 訂正方式でも、ソフトウェア許容値が大幅に増加する。

なお、現在の64KビットMOS記憶素子は、チップコート等の対策により、ソフトウェアを含めて、素子あたりの故障率を1000FIT以下にすることが可能であると言われている。この様なソフトウェア発生率では、高信頼化手法として、ECCのみで十分であり、Erasure 訂正方式、チップ交替方式は不要であると考えられる。

6.4 結語

1. 複数ビット出力記憶素子に対するバイト誤り検出・訂正符号の高信頼化効果を明らかにし、以下の結論を得た。ただし、1個の記憶素子が故障した時に、2ビット以上の複数ビットに誤りが生じる割合を β とする。

(1) SEC-DED符号、SEC-DED-SbED符号を適用した時には、記憶素子部の故障率は、誤り訂正を行わない時の β 倍となり、定期保守間隔にはほとんど依存しない。

(2) 上記(1)の場合の非検出故障率は、SEC-DED-SbED符号では無視しうる値である。しかし、SEC-DED符号では、無視しえない。

(3) SbEC符号、SbEC-DbED符号を適用した時には、記憶素子部の信頼度が1桁～2桁向上する。しかし、 b が4程度と小さい時には、SbEC符号は二重バイト誤りに対する検出率が低いため、実用的ではない。

(4) SbEC-DbED符号では、非検出故障率は無視しうる。

2. ソフトエラー対策として提案されている、(1)SEC-DED符号のみによる方式、(2)パトロール走査方式、(3)Erasure訂正方式、(4)チップ交替方式の4種の高信頼化手法について、主記憶装置記憶部の故障率を求め、これから、故障率の近似計算手法を導出した。ただし、記憶素子は1ビット出力素子とした。近似式の厳密解にたいする誤差は、定期保守間隔1週間の場合で、10%以下であり、装置信頼度設計上十分な精度を有している。各手法の信頼度にたいする効果を比較し、次の結論を得た。

(1) SEC-DED符号のみを適用した場合の記憶部故障率は、ソフトエラーを無視した故障率のほば、 $1 + \lambda_s / \lambda_h$ (λ_s は記憶素子のソフトエラー率、 λ_h は記憶素子の固定故障率) 倍となる。

(2)SEC-DED符号に、パトロール走査方式を併用した場合のソフトエラー許容値は、SEC-DED符号のみの場合の2倍程度である。

(3)Erasure 訂正方式、チップ交替方式によれば、ソフトエラー許容値は、SEC-DED符号のみの場合にくらべて、10～100倍増大する。但し、誤り訂正のためのハードウェア量が倍増する。

なお、本章で示した、信頼度近似設計手法は、64Kビット記憶素子を用いて実用化した、日本電信電話公社仕様の大型計算機システムDIPS-115シリーズ主記憶装置の装置設計に使用し、部品側への信頼度目標値算定等に活用した。

（付録 6 - 1） 符号の多数ビット誤りに対する検出率

本付録では、代表的な半導体記憶装置用誤り検出・訂正符号について、多数ビット誤りに対する検出率を評価した結果を示す。多数ビット誤りに対する検出率を、解析的に求めることは難しい。このため、多数ビット誤りに対する検出率の評価には、シミュレーション・プログラムを作成して使用した。本プログラムでは、該当するすべての誤りパターンに対するシンドロームを作成し、このシンドロームを検出できるか否かを検査する。プログラムの詳細は、付録6-3 にしめす。

評価の対象とした符号を以下に列挙する。

- (1)Hsiao による (72,64) SEC-DED符号
- (2)金田による (72,64) SEC-DED-S4ED符号..... (図3-17)
- (3) (80,64) S4EC符号
 - (144,128) S4EC符号
- (3) (80,64) S4EC-D4ED符号..... (図4-8)
 - (144,128) S4EC-D4ED符号..... (図4-6)

SEC-DED符号

Hsiao によるMinimum-Optimum Odd-weight-column SEC-DED符号に対する、シミュレーション結果を付表6-1-1 に示す。この例では、データビット長が64ビットであるが、データビット長が、32ビット、128ビット等、2のべき上である時には、検出率には大差は無い。

付表6-1-1 Hsiao による(72,64) SEC-DED符号の検出率

誤りのパターン		非検出 パターン数	パターン総数	見逃す率 (%)	
ランダムな3ビット誤り		33568	59640	56.3	
4ビット誤り		8392	1028790	0.8	
単一 バイト誤り	バイト内1ビット誤り	1ビット誤りとして訂正		0.	*1
	2ビット誤り	0	108	0.	33.3
	3ビット誤り	40	72	55.6	
	4ビット誤り	8	18	44.4	
二重 バイト誤り	1ビット& 1ビット	0	2448	0.	*2
	1ビット& 2ビット	4504	7344	61.3	30.0
	1ビット& 3ビット	8	4896	0.2	
	1ビット& 4ビット	856	1224	7.0	
	2ビット& 2ビット	160	5508	2.9	
	2ビット& 3ビット	4084	7344	55.6	
	2ビット& 4ビット	2	1836	0.1	
	3ビット& 3ビット	2	2448	0.1	
	3ビット& 4ビット	668	1224	54.6	
	4ビット& 4ビット	28	153	18.3	

*1) バイト内2～4ビット誤りの生じる確率は同一とした時の、バイト誤りに対する誤訂正率。1ビット誤りについては除外する。

*2) 総誤りパターンに対する、検出出来ないパターン数を示す。

SEC-DED-S 4 ED符号

本論文で提案した、2の繰り返し度を持つ奇数重み(72, 64) SEC-DED-S b ED符号に対する、シミュレーション結果を付表6-1-2に示す。二重バイト誤りに対する検出率が低いときには、実用上問題となるが、この付表6-1-2からも、比較的高い検出率を持っていることがわかる。

付表6-1-2 (72,64) SEC-DED-S 4 ED符号の検出率

誤りのパターン		非検出 パターン数	パターン総数	見逃す率 (%)	
ランダムな3ビット誤り		32800	59640	55.0	
4ビット誤り		8200	1028790	0.8	
単一 バイト誤 り	バイト内1ビット誤り	1ビット誤りとして訂正		0.	*1
	2ビット誤り	0	108	0.	0.
	3ビット誤り	0	72	0.	
	4ビット誤り	0	18	0.	
二重バ イト誤 り	1ビット& 1ビット	0	2448	0.	*2 27.7
	1ビット& 2ビット	4168	7344	56.8	
	1ビット& 3ビット	0	4896	0.	
	1ビット& 4ビット	624	1224	51.0	
	2ビット& 2ビット	96	5508	1.7	
	2ビット& 3ビット	3648	7344	49.7	
	2ビット& 4ビット	0	1836	0.	
	3ビット& 3ビット	128	2448	5.2	
	3ビット& 4ビット	840	1224	68.6	
	4ビット& 4ビット	16	153	10.4	

*1) バイト内2～4ビット誤りの生じる確率は同一とした時の、バイト誤りに対する誤訂正率。1ビット誤りについては除外する。

*2) 総誤りパターンに対する、検出出来ないパターン数を示す。

S b E C 符号

S b E C 符号の多数ビット誤り誤りに対する検出率を評価した結果を示す。ただし、半導体記憶装置として実用的なデータビット長を持つ S b E C 符号の二重バイト誤りに対する検出率は、 $b = 8$ の時には、解析的に求めることができる。従って、ここでは、 $b = 4$ の場合について示す。データビット長 $k = 64$ ビットの場合の符号構成を付図6-1-1 に示し、シミュレーション結果を付表6-1-3 に示す。また、データビット長 $k = 128$ ビットの場合の符号構成を付図6-1-2 に示し、シミュレーション結果を付表6-1-4 に示す。これらのデータビット長では、チェックビット長は12ビットで良いが、この例では、いずれも16ビットの冗長を持たせて検出率を高くした。なお、ランダムな3ビット、4ビットの誤りについては、誤りが単一のバイト内に生じて訂正できる場合は、検出できるものとして扱う。このランダムな3ビット、4ビットの誤りに対する検出率は、三重、四重のバイト誤りにたいする検出率のめやすと考えることができる。

S b E C - D b E D 符号

S b E C 符号の多数ビット誤りに対する検出率を評価した結果を示す。ただし、半導体記憶装置として実用的なデータビット長を持つ S b E C - D b E D 符号の三重バイト誤りに対する検出率は、 $b = 8$ の時には、解析的に求めることができる。従って、ここでは、 $b = 4$ の場合について示す。データビット長 $k = 64$ ビットの場合の符号構成を付図6-1-3 に示し、シミュレーション結果を付表6-1-5 に示す。また、データビット長 $k = 128$ ビットの場合の符号構成を付図6-1-4 に示し、シミュレーション結果を付表6-1-6 に示す。ランダムな3ビット、4ビットの誤りについては、誤りが単一のバイト内に生じて訂正できる場合は、検出できるものとして扱う。このランダムな3ビット、4ビットの誤りに対する検出率は、三重、四重のバイト誤りにたいする検出率のめやすと考えることができる。

$$H = \begin{array}{|ccccc|ccccc|} \hline I & I & I & I & I & 0 & 0 & 0 & 0 & 0 \\ \hline I & T^1 & T^2 & T^3 & 0 & I & I & I & I & I \\ \hline 0 & 0 & 0 & 0 & 0 & I & T^1 & T^2 & T^3 & 0 \\ \hline 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ \hline \end{array}$$

$$\begin{array}{|ccccc|ccccc|} \hline 0 & 0 & 0 & 0 & 0 & I & T^1 & T^2 & T^3 & 0 \\ \hline 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ \hline I & I & I & I & I & 0 & 0 & 0 & 0 & 0 \\ \hline I & T^1 & T^2 & T^3 & 0 & I & I & I & I & I \\ \hline \end{array}$$

付図6-1-1 (80,64) S4 EC符号

付表6-1-3 (80,64) S4 EC符号の検出率

誤りのパターン		非検出 パターン数	パターン総数	見逃す率 (%)	
ランダムな3ビット誤り *1		4352	82080	5.30	
4ビット誤り *1		48332	1581560	3.06	
二重 バイト誤 り	1ビット& 1ビット	384	3040	12.6	*2 8.42
	1ビット& 2ビット	648	9120	7.1	
	1ビット& 3ビット	392	6080	6.4	
	1ビット& 4ビット	112	1520	7.4	
	2ビット& 2ビット	712	6840	10.4	
	2ビット& 3ビット	656	9120	7.2	
	2ビット& 4ビット	152	2280	6.7	
	3ビット& 3ビット	376	3040	12.4	
	3ビット& 4ビット	120	1520	7.9	
	4ビット& 4ビット	48	190	25.3	

- *1) ランダムな誤りの中で、訂正可能なバイト誤りとなるものは除外する。
 *2) 総誤りパターンに対する、検出できないパターンの割合を示す。

$$H = \begin{array}{|cccccccc|cccccccc} \hline I & I & I & I & I & I & I & I & I & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ \hline I & T^1 & T^2 & T^3 & T^4 & T^5 & T^6 & T^7 & 0 & I & I & I & I & I & I & I & I & I & I \\ \hline 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & I & T^1 & T^2 & T^3 & T^4 & T^5 & T^6 & T^7 & 0 \\ \hline 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ \hline \end{array}$$

$$\begin{array}{|cccccccc|cccccccc} \hline 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & I & T^1 & T^2 & T^3 & T^4 & T^5 & T^6 & T^7 & 0 \\ \hline 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ \hline I & I & I & I & I & I & I & I & I & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ \hline I & T^1 & T^2 & T^3 & T^4 & T^5 & T^6 & T^7 & 0 & I & I & I & I & I & I & I & I & I \\ \hline \end{array}$$

付図6-1-2 (144,128) S4 EC符号

付表6-1-4 (144,128) S4 EC符号の検出率

誤りのパターン		非検出 パターン数	パターン総数	見逃す率 (%)	
ランダムな3ビット誤り *1		37256	487200	7.65	
4ビット誤り *1		666292	17178840	3.88	
二重バ イト誤 り	1ビット& 1ビット	1760	10080	17.5	*2 15.24
	1ビット& 2ビット	4376	30240	14.5	
	1ビット& 3ビット	2880	20160	14.3	
	1ビット& 4ビット	744	5040	14.8	
	2ビット& 2ビット	3728	22680	14.3	
	2ビット& 3ビット	4376	30240	14.5	
	2ビット& 4ビット	1072	7560	14.2	
	3ビット& 3ビット	1760	10080	17.5	
	3ビット& 4ビット	744	5040	14.8	
	4ビット& 4ビット	160	630	25.4	

*1) ランダムな誤りの中で、訂正可能なバイト誤りとなるものは除外する。

*2) 総誤りパターンに対する、検出できないパターンの割合を示す。

H =	I I I I I	0 0 0 0 0	T ² T ¹ I T ¹⁴ 0	T ¹⁴ I T ¹ T ² 0
	T ¹⁴ I T ¹ T ² 0	I I I I I	0 0 0 0 0	T ² T ¹ I T ¹⁴ 0
	T ² T ¹ I T ¹⁴ 0	T ¹⁴ I T ¹ T ² 0	I I I I I	0 0 0 0 0
	0 0 0 0 0	T ² T ¹ I T ¹⁴ 0	T ¹⁴ I T ¹ T ² 0	I I I I I

付図6-1-3 (80,64) S4 EC-D4 ED符号

付表6-1-5 (80,64) S b EC-D b ED符号の検出率

誤りのパターン		非検出 パターン数	パターン総数	見逃す率 (%)
ランダムな3ビット誤り	*1	932	82080	1.15
4ビット誤り	*1	13230	1581560	0.84

*1) ランダムな誤りの中で、訂正可能なバイト誤りとなるものは除外する。

H =	I I I I I I I I I	0 0 0 0 0 0 0 0 0
	T ¹¹ T ¹² T ¹³ T ¹⁴ I T ¹ T ² T ³ 0	I I I I I I I I I
	T ³ T ² T ¹ I T ¹⁴ T ¹³ T ¹² T ¹¹ 0	T ¹¹ T ¹² T ¹³ T ¹⁴ I T ¹ T ² T ³ 0
	0 0 0 0 0 0 0 0 0	T ³ T ² T ¹ I T ¹⁴ T ¹³ T ¹² T ¹¹ 0
	T ³ T ² T ¹ I T ¹⁴ T ¹³ T ¹² T ¹¹ 0	T ¹¹ T ¹² T ¹³ T ¹⁴ I T ¹ T ² T ³ 0
	0 0 0 0 0 0 0 0 0	T ³ T ² T ¹ I T ¹⁴ T ¹³ T ¹² T ¹¹ 0
	I I I I I I I I I	0 0 0 0 0 0 0 0 0
	T ¹¹ T ¹² T ¹³ T ¹⁴ I T ¹ T ² T ³ 0	I I I I I I I I I

付図6-1-4 (144,128) S4 EC-D4 ED符号

付表6-1-6 (144,128) S4 EC-D4 ED符号の検出率

誤りのパターン		非検出 パターン数	パターン総数	見逃す率 (%)
ランダムな3ビット誤り	*1	5548	487200	1.14
ランダムな4ビット誤り	*1	175886	17178840	1.03

*1) ランダムな誤りの中で、訂正可能なバイト誤りとなるものは除外する。

(付録 6 - 2) 信頼度厳密式の導出

本付録では、信頼度厳密式の導出過程の概略をのべる。略号は、本文と同一である。

(A) ECCのみの時

$t = 0$ から $t = t$ までに全セル固定故障が1記憶素子に生じる確率は次の様になる。

$$q_1(t) = 1 - e^{-\lambda_h t \alpha_a} \dots\dots\dots (付6-2-1)$$

時間 t の間に、全セル固定故障が n 個の記憶素子に生じない (q_2)、1個生じる (q_3)、2個以上生じる (q_4) 確率は、それぞれ以下の式で与えられる。

$$q_2(t) = 1 - e^{-\lambda_h n t \alpha_a} \dots\dots\dots (付6-2-2)$$

$$q_3(t) = 1 - e^{-\lambda_h (n-1)t \alpha_a} \cdot (1 - e^{-\lambda_h t \alpha_a})^n \dots\dots (付6-2-3)$$

$$q_4(t) = 1 - q_2(t) - q_3(t) \dots\dots\dots (付6-2-4)$$

これらの確率のなかで、 $q_4(t)$ の場合には訂正できない。 $q_3(t)$ の場合には、他の $n - 1$ 個の記憶素子中にソフトエラーを生じると、訂正不能である。他の $n - 1$ 個の記憶素子に、ソフトエラーを生じる確率 $q_5(t)$ は次式で与えられる。

$$q_5(t) = 1 - e^{-(n-1)t (\alpha_c \lambda_h + \lambda_s)} \dots\dots\dots (付6-2-5)$$

$q_2(t)$ の場合には、 n 個の記憶素子にソフトエラーまたは単独セル固定故障による2ビット誤りを生じると、訂正できない。その訂正できない確率は、次式であたえられる。

$$q_6(t) = 1 - \left[e^{-\frac{(\alpha_c \lambda_h + \lambda_s) t}{A}} + n e^{-\frac{(\alpha_c \lambda_h + \lambda_s) (n-1) t}{A}} \left(1 - e^{-\frac{(\alpha_c \lambda_h + \lambda_s) t}{A}} \right)^{n-1} \right]^A \dots\dots (付6-2-6)$$

以上の式から、訂正できない誤りを生じる確率は次式で与えられる。

$$p_1(t) = 1 - \{1 - q_2(t) q_6(t) - q_3(t) q_5(t) - q_4(t)\}^m \dots\dots\dots (付6-2-7)$$

上記の式を変形して、容易に式(6-16)を得る。

(B) パトロール走査方式の時

$T=0$ から $T=t$ までに n の記憶素子には、全セル固定故障はなく、かつ、単独セル固定故障が生じる確率は次の様になる。

$$q_9 = (1 - e^{-\lambda_h n t \alpha_c} - \lambda_h n t \alpha_a) e^{-\lambda_h n t \alpha_a} \dots\dots\dots (付6-2-8)$$

Δt の間に全セル固定故障の生じる確率は、次式で与えられる。

$$q_{10} = n \alpha_a \lambda_h \Delta t \dots\dots\dots (付6-2-9)$$

$T = t + \Delta t$ から $T = \tau$ までに何らかの誤りを生じる確率は、次式で与えられる。

$$q_{11} = 1 - e^{-\{(\lambda_h + \lambda_s)(\tau - t)\} (n-1)} \dots\dots\dots (付6-2-10)$$

上記の条件から、期間 τ の間に、訂正できない誤りを生じる確率は次式で与えられる。

$$p'(\tau) = \int_0^\tau n \alpha_a \lambda_h \left[(1 - e^{-\lambda_h n t \alpha_c}) e^{-\lambda_h n t \alpha_a} + e^{-\lambda_h n t} \left[1 - e^{-\{(\lambda_h + \lambda_s)(\tau - t)\} (n-1)} \right] \right] dt \dots\dots\dots (付6-2-11)$$

上記の積分は初等的に積分でき、本文式(6-17)をえる。

(C) Erasure 訂正の時

Erasure 訂正の場合には、パトロール走査を併用するものとする。これにより、ソフト

エラーが蓄積することはなくなる。従って、記憶部の故障は、固定故障のみを考えればよい。まず、時間 t の間に、1 記憶素子に、全セル固定故障、単独セル固定故障を生じる確率は以下の式で与えられる。

$$q_{30} = 1 - e^{-\lambda_h t \alpha_a} \dots\dots\dots (付6-2-12a)$$

$$q_{31} = 1 - e^{-\lambda_h t \alpha_c} \dots\dots\dots (付6-2-12b)$$

訂正できない 2 ビット誤りの原因となるのは、1) 全セル固定故障と全セル固定故障、2) 全セル固定故障と単独セル固定故障の重なり、であり、3 重以上の故障についても、少なくとも 1 個、全セル固定故障があれば、訂正不能となる。これから、式 (6-21) をえる。

(D) チップ交替方式(D-1)

あらゆる固定故障を交替契機とするから、時間 $T = 0$ から $T = t$ までのあいだには、固定故障が、すべての ECC グループに存在しない。その確率は以下の式で与えられる。

$$q_{40} = e^{-mnt \lambda_h} \dots\dots\dots (付6-2-13)$$

また、 Δt の間に、固定故障が生じる確率は、次式で与えられる。

$$q_{41} = n \lambda_h \Delta t \dots\dots\dots (付6-2-14)$$

従って、ただちに式 (6-23) をえる。

チップ交替方式(D-2)

まず、時刻 $T = 0$ から $T = t$ までの間に全セル固定故障が生じていない確率は次式で与えられる。

$$q_{51}(t) = e^{-mn \alpha_a \lambda_h t} \dots\dots\dots (付6-2-15)$$

Δt の間に全セル固定故障を生じる確率は、次式で与えられる。

$$q_{51} = n \lambda_h \Delta t \dots\dots\dots (付6-2-16)$$

T = t + Δt から T = τ までの間にシステムダウンを生じる確率は、それぞれ次式で与えられる。

(1) 交替した ECC グループに、時刻 T = 0 から T = t までの間に単独セル固定故障の存在する確率。

$$q_{53} = 1 - e^{-n \lambda_h t \alpha_c} \dots\dots\dots (付6-2-17)$$

(1) 交替した ECC グループに、時刻 T = 0 から T = t までの間に単独セル固定故障の存在しない確率。

$$q_{54} = e^{-n \lambda_h t \alpha_c} \dots\dots\dots (付6-2-18)$$

(a) 上式の条件のもとで、交替した ECC グループに訂正不能な誤りの生じる確率は以下の式で与えられる。ただし、ここで、p'(τ) は式(6-17)で与えられる。

$$q_{55} = p'(\tau - t) \dots\dots\dots (付6-2-19)$$

(b) 上式の条件のもと、交替した ECC グループ以外の ECC グループで、訂正できない誤りを生じる確率は以下の様に与えられる。

(b-1) 当該 ECC グループに、T = 0 から T = t までの間に、単独セル固定故障の生じていた時に、訂正出来ない誤りを生じる確率は以下の式であたえられる。

$$q_{56} = (1 - e^{-n \alpha_c \lambda_h t}) (1 - e^{-(n-1) \alpha_c \lambda_h (\tau - t)}) \dots\dots (付6-2-20)$$

(b-2) 当該 ECC グループに、T = 0 から T = t までの間に、単独セル固定故障の存在しない時に、訂正出来ない誤りを生じる確率は以下の式であたえられる。

$$q_{57} = e^{-n \alpha_c \lambda_h t} \cdot p'(\tau - t) \dots\dots\dots (付6-2-21)$$

以上の式から、式 (6-25) は次の式を変形することにより得られる。

$$p_{4B} = \int_0^{\tau} q_{51}(t) q_{52}(t) \left[q_{53}(t) + q_{54}(t) \left[1 - \{1 - q_{55}(t)\} \cdot \right. \right. \\ \left. \left. \{1 - q_{56}(t) - q_{57}(t)\}^{m-1} \right] \right] dt \dots\dots\dots (付6-2-22)$$

(付録 6-3) 符号評価プログラム ECCES

本付録では、バイト誤り検出・訂正符号の機能の確認、多数ビット誤りに対する検出能力を評価することを目的として作成した、符号評価プログラム ECCES について、その概要を述べる。

訂正能力の確認

符号の訂正能力を確認するためには、(1)訂正可能な誤りパターンに対するシンδροームがすべて相異なり、かつ、(2)どのシンδροームも「a 1 1 '0'」ではない、ことを確認する必要がある。誤りシンδροームの個数を m とすると、 m が「a 1 1 '0'」ではないことを確認する為に、 $O(m)$ の処理が必要であり、互いに相異なる事を証明するのに、 m 個のなかから 2 個ずつ取り出して比較する方法を使用すると、 $O(m(m-1)/2)$ の手間を必要とする。1 ビット誤り訂正符号、単一バイト誤り訂正符号では、実用的な諸元の符号にたいしてはこの処理時間が問題となる事はない。ただし、2 ビット以上の多数ビット誤りを訂正する符号、あるいは、二重バイト誤り訂正符号などの、高い誤り訂正機能を持つ符号では（後述する）比較回数の小さな Hash 法を使用する必要がある。

多数ビット誤りに対する検出率の評価

この評価項目では、ある多数ビットの誤りが生じた時に、その多数ビット誤りを検出できる確率がどの程度かを評価する。まず、以下のことに注意する必要がある。

- (1)ある誤りパターンについて、その誤りに対するシンδροームを検出できるか否かは、一意に決まる。
- (2)符号語中のどのビットに誤りが生じるかを予測することはできない。

従って、多数ビット誤りに対する検出率を評価するためには、すべての多数ビット誤りパターンに対してシンδροームを生成し、その各シンδροームを検出できるか否かを評価すれば良い。この際、シンδροームは以下の 3 種に区分される。

- (1)誤訂正：シンドロームが訂正可能な誤りに対するシンドロームと一致するため、誤ったビットを訂正する。
- (2)非検出：シンドロームが「a l l '0'」となり、符号能力では、誤りの発生を検知できない。
- (3)検出：シンドロームは、「a l l '0'」ではなく、しかも、訂正可能な誤りに対するシンドロームとも一致していない。

本論文では、上記の「非検出」を「誤訂正」に含めて考える。

以上の評価結果から、誤りの検出確率、誤訂正確率は以下の様に計算できる。

$$\text{検出確率} \quad P_d = \frac{\text{検出可能な誤りパターン数}}{\text{全誤りパターン数}}$$

$$\begin{aligned} \text{誤訂正確率} \quad P_m &= 1 - P_d \\ &= \frac{(\text{誤った訂正するパターン数}) + (\text{シンドロームがall '0'となるパターン数})}{\text{全誤りパターン数}} \end{aligned}$$

誤りパターンの総数

(A) ランダム誤りの総数

符号ビット長をnビットとする。この時、ランダム誤りの総数 (N_p) は次の式で与えられる。

$$N_p = {}_n C_m \dots\dots\dots (付6-3-1)$$

ただし、mは誤りビット数である。

このランダム誤りの総数は、mが多いと、莫大な数になる。付表6-3-1には、代表的な符号ビット長に対するランダム誤りの総数を示す。後述するHash法を使用しても、評価可能なパターン数は、10の6～7乗が限度である。従って、評価可能なランダム誤りは4ビット程度が限度であることがわかる。現実には、5ビット以上のランダム誤りの検出確率が装置信頼度設計上、不要であり、問題とはならない。

付表6-3-1 ランダム誤りの総数

符号ビット長	ランダム 2ビット	ランダム 3ビット	ランダム 4ビット	ランダム 5ビット
31	465	4,495	31,465	169,911
32	496	4,960	35,960	201,376
64	2,016	41,664	63,537	7,624,512
72	2,556	59,640	1,028,790	13,991,544
80	3,160	82,160	1,581,580	24,040,016
137	9,316	419,220	14,043,870	373,566,942
144	10,296	487,334	17,178,876	481,008,528

(B) バイト誤りの総数

bビットのバイト内に生じる誤りパターン数は、

$$2^b - 1 \text{ 通り}$$

である。従って、符号ビット長N bビットに対する2重のバイト誤りパターン数は、

$$N_p = {}_n C_2 (2^b - 1)^2 \text{ 通り}$$

であり、以下同様に、i重のバイト誤りのパターン数は、

$$N_p = {}_n C_i (2^b - 1)^i \text{ 通り}$$

となる。計算機処理時間を考慮すると、二重のバイト誤り程度は、評価できるが、3重を越えると困難となる。現実には、三重のバイト誤りの検出率が装置の故障率に大きく寄与することはなく、また、ランダムな3ビット誤りの検出率を、三重のバイト誤りの検出率のめやすと考えることもできる。付表6-3-2、付表6-3-3には、b=2, 4における二重バイト誤りのパターン数をまとめておく。

付表6-3-2 b=2に対する2重のバイト誤りパターン数

符号ビット長	誤りパターン		
	1ビット, 1ビット	1ビット, 2ビット	2ビット, 2ビット
72	2,520	2,520	640
76	2,812	2,812	703
140	9,660	9,660	2,415

付表6-3-3 b = 4 に対する 2 重のバイト誤りパターン数

誤りパターン	符号ビット長			
	68	72	80	144
4ビット& 4ビット	136	153	190	630
4ビット& 3ビット	1,088	1,224	1,520	5,040
4ビット& 2ビット	1,632	1,836	2,280	7,560
4ビット& 1ビット	1,088	1,224	1,520	5,040
3ビット& 3ビット	2,176	2,448	3,040	10,080
3ビット& 2ビット	6,528	7,344	9,120	30,240
3ビット& 1ビット	4,352	4,896	6,080	20,160
2ビット& 2ビット	4,896	5,508	6,840	22,680
2ビット& 1ビット	6,528	7,344	9,120	30,240
1ビット& 1ビット	2,176	2,448	3,040	10,080

検索アルゴリズムの高速化

上述した様に、多重バイト誤り、多数ビット誤りの誤りパターン数は、極めて大きい。従って、誤りに対するシンδροームが訂正可能なシンδροームに一致するか否かをしらべするためには、極力高速のアルゴリズムを使用する必要がある。ECCESでは、当初、シンδροームの検索にリニアサーチ法の採用を試みた。しかし、本手法は、記憶容量が少なくても良いものの、極めて多くの処理時間を必要とし、事実上、ランダム3ビットを越える評価が不可能となることが明らかとなった。このため、最終的には、Hash検索法を用いたシンδροーム検索を使用した。

プログラム概要

ECCESのプログラムの概要を付表6-3-4 にしめす。ECCESは、DEMOS-E 及びVAX-11/780にPL/IとFORTRAN をもちいてインプリメントされており、そのソースコードステップ数は、約4.7Kである。なお、Hash法を使用すると、DEMOS-E のTSS ユーザー領

域の関係上、チェックビット長を12ビットまでしか採ることができない。したがって、DEMOS-E用ECCESは、TSS用のチェックビット長が最大12ビットに限定されたものと、バッチ用の最大16ビットまでのチェックビット長を評価可能なものの2通りをもうけた。

付表6-3-4 ECCESプログラム概要

プログラム名	訂正能力の評価	機能				
		ランダム 2ビット 誤り評価	単一バ イト誤り検 出評価	二重バ イト誤り検 出評価	ランダム 3ビット 誤り評価	ランダム 4ビット 誤り評価
ECCES1	1ビット誤り訂正能力	○	—	—	○	○
DECEST	2ビット誤り訂正能力	—	—	—	○	○
ECCES2	b=2の単一バイト誤り訂正能力	—	—	○	○	○
ECCES4	b=4の単一バイト誤り訂正能力	—	—	○	○	○
ECCESG	1ビット誤り訂正能力	—	○	○	○	○
D4EDEST*	b=4の単一バイト誤り訂正能力	—	—	○	○	—

*)DEMOS-E TSSでも、チェックビット長16ビットまでの評価が可能。ただし、評価速度は、リニアサーチ法を使用しているため、遅くなる。

第7章 バイト誤り検出・訂正符号の実用化

本章では、本論文で提案したバイト誤り検出・訂正符号の実用装置への適用例を述べる。バイト誤り検出・訂正符号の商用半導体記憶装置への適用は、著者の知る限りでは、本章でのべるもの以外には知られていない。

7.1 緒言

本論文では、半導体記憶装置に実用的な符号として、SEC-DED-SbED符号、及びSbEC-DbED符号の構成法を追求した。これらの符号は、日本電信電話会社により、符号化・復号化回路のLSI化が行われ、実用化されている。

本章では、実用化した符号の諸元、実用化結果についてのべる。実用化した符号は、いずれも、バイト長 $b=4$ の符号であり、SEC-DED-SbED符号については、データビット長 $k=32$ ビット、SbEC-DbED符号については、データビット長 $k=64$ ビットの符号を実用化した。いずれの場合にも、符号にモジュラな性質を与え、符号化・復号化LSIのパターンコード数を小さく抑えている。実用化した符号の諸元を表7-1にしめす。

表7-1 商用半導体記憶装置へのバイト誤り検出・訂正符号の適用

符号種別	データビット長	バイト長	チェックビット数	適用装置
SEC-DED-SbED符号 ^{*1)}	32	4	8	日本電信電話公社 商用システム ^{*1)}
SbEC-DbED符号	64	4	16	日本電信電話公社 商用システム ^{*2)}

*1) 記憶素子は1ビット出力素子である。

*2) 富士通株式会社のM380/382も同一の符号を使用している。

7.2 SEC-DED-SbED符号

SEC-DED-SbED符号に関しては、本論文で述べたように、種々の符号構成を開発した。これらの中で、実際にLSI化を行ったのは、3.4節で述べた奇数重み列SEC-DED-SbED符号であり、4ビット出力の記憶素子に対する適用を狙いとして、バイト長として $b=4$ を選んだ。本LSIは、日本電信電話公社の商用システムに適用することを目的として製作したものであり、データビット長は、 $k=32$ ビットである。符号の選択にあたっては、以下の点を考慮した。

- (1)バイト長 $b=4$ ビット、データビット長 $k=32$ ビットに対しては、チェックビット長 r の最小値は7ビットである。しかし、記憶素子が4ビット単位であることを考慮すると、チェックビット長 $r=8$ ビットとしても、経済上の差は生じない。従って、チェックビット長 $r=8$ とし、むしろ、符号化・復号化速度の最小化を主眼として、符号構成を選択することとした。
- (2)更に、モジュラな性質を持つSEC-DED-SbED符号を採用して、符号化・復号化回路のLSIパターン・コード数の削減を図ることとした。ただし、LSIのゲート規模を考慮すると、高々2程度の繰り返しで十分であり、4以上の大きな繰り返しは不要である。
- (3)符号化・復号化速度を主眼として、符号構成を選択する場合には、H行列の重みだけではなく、復号化回路を構成する場合の、ゲートのファンアウト数を極力小さく抑える必要があることが実際の回路設計から明らかとなった。

以上の様な検討から、図3-9の(64, 56)SEC-DED-S4ED符号を短縮化した、(40, 32)SEC-DED-S4ED符号を採用することとした。符号化・復号化回路は、約300ゲート規模のシュットキTTL-LSIを用いて構成した。符号のH行列を図7-1に示す。また、実際のLSIの外観を図7-2に示す。

1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1111 1111	1111 1111	1111 1111	1111	
1111 1111	1111 1111	1111 1111	1111 1111		1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1

(注) 行列中の空白は「0」を示す。

図7-1 (40,32)SEC-DED-SbED符号




図7-2 (40,32)SEC-DED-SbED符号用符号化・復号化LSI

7.3 S b E C - D b E D 符号

近年、超大型汎用計算機の中には、3階層の半導体記憶装置を持つ機種が出現している。たとえば、富士通M-380/382は、半導体記憶装置として、通常のキャッシュ、主記憶の他に、それらの速度差をうめるための中間階層バッファ記憶を持ち、この中間階層バッファ記憶には、4ビット出力の記憶素子を採用している。中間階層バッファ記憶は、主記憶装置との間で、スワップ方式で、データを転送しており、バッファ記憶装置の高信頼化のため、S b E C - D b E D符号を採用している。

日本電信電話公社商用機においても、一部機種に、4ビットのバイト誤り訂正符号(S b E C - D b E D符号)を採用している。また、S b E C - D b E D符号の採用に当たっては、モジュラな符号を採用して、LSIのパターン・コード数の削減を図った。データビット長は、システム側から64ビットが要求されており、記憶素子が4ビット出力のため、(80, 64) S 4 E C - D 4 E D符号を採用した。また、LSIのゲート規模を考慮すると、高々2程度の繰り返しで十分であり、4以上の大きな繰り返しは不要である。以上の用な検討から、符号として、図4-4bの(80, 64) S 4 E C - D 4 E D符号を採用した。符号のH行列をGF(2)表現で、図7-3に示す。符号は、そのH行列に2の繰り返し性を持つ。

1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1

1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1

1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1

図7-3 (80,64) S 4 E C - D 4 E D符号 (1/2)

1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1
1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1
1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1	1 1 1 1 1 1

1 1 1 1			
	1 1 1 1		
		1 1 1 1	
			1 1 1 1

(注) 行列中の空白は「0」を示す。

図7-3 (80,64) S4EC-D4ED符号 (2/2)

7.4 結 語

本章では、バイト誤り検出・訂正符号の実用化結果をのべた。実用化した符号は、以下に示す2種類の符号であり、いずれも本論文で提案した符号である。符号化・復号化回路についてはLSI化を図り、LSIパターン・コード数を削減するために、モジュラな構成を持つ符号を採用した。これにより、本論文で提案した符号の実用性をシステムの観点からも実証できたと考えられる。

(1)バイト長 $b = 4$ 、データビット長 $k = 32$ のSEC-DED-S4ED符号

(2)バイト長 $b = 4$ 、データビット長 $k = 64$ のS4EC-D4ED符号

更に、実用化経験から、以下の点が明らかとなった。

(1)符号化・復号化回路のLSI化を容易とするモジュラな符号構成は効果的である。ただし、繰返し度は、今日のLSIゲート規模を考慮すると、あまり大きくする必要はなく、2~4程度で十分である。

(2)モジュラな構成の符号化・復号化回路では、チェックビット/シンδροームの生成に、他LSIの出力結果を利用する。この構成は、LSIの入出力信号用セルの遅延が内部のゲート・セルの遅延に比べて極めて大きいため、速度上の要求条件が厳しい時には問題を生じる。従って、入出力信号用セルの遅延が問題となる場合には、チェックビット/シンδροームの生成のために、全符号ビット長のデータを1個のLSIに入力する等の対策を必要とする。

なお、上記の2種類のLSIとも、昭和58年~昭和59年より、日本電信電話公社の商用装置に導入され、順調に稼働している。

第 8 章 結論

本論文では、今後増大すると予想される複数ビット出力記憶素子を用いた半導体記憶装置の高信頼化に効果的な、バイト誤り検出・訂正符号の構成法に関して研究し、実用情報処理装置への適用に耐えうる、優れた経済性・性能を持つ符号構成を提案した。

本論文で明らかにした主要な結論を以下に示す。

(1)半導体記憶装置に適したバイト誤り検出・訂正符号の機能の明確化。

複数ビット出力記憶素子を用いた半導体記憶装置の高信頼化には、符号の多数ビット誤りにたいする検出能力、半導体記憶装置に対する高信頼化要求等を考慮すると、SEC-DED-SbED符号（1ビット誤り訂正・2ビット誤り検出・単一バイト誤り検出符号）、SbEC-DbED符号（単一バイト誤り訂正・二重バイト誤り検出符号）が適している。しかし、既存のSEC-DED-SbED符号、SbEC-DbED符号は、チェックビット長が大きくて経済的に装置に適用出来ない（SEC-DED-SbED符号）、符号ビット長を自由に選択出来ない（SbEC-DbED符号）等の欠点を持ち、特にバイト長 b が小さい範囲では、半導体記憶装置に適用できない。

(2)SEC-DED-SbED符号に関して、以下の新しい符号構成法を提案した。

(A) 単一バースト誤り検出・SEC-DED符号

本符号は、既存のSEC-DED-SbED符号を特殊解として包含するが、SEC-DED-SbED符号よりも高い、単一バースト誤り検出能力を持つ。

(B) 新しい奇数重み列SEC-DED-SbED符号

本構成による符号は、後述する巡回性SEC-DED-SbED符号を構成するのに適している。また、チェックビット長が極端に大きな範囲では、SEC-DED-SbED符号として現在知られている最も長い符号ビット長を持つ。

(C) 最小重みSEC-DED-SbED符号

符号化・復号化回路のゲート量が最小となる、最小重みSEC-DED-SbED符号を提案した。本符号は、実用的な諸元である、バイト長 $b = 4$ 、または、チェックビ

ット長 $r = b + 2$ において、現在知られている最長の符号ビット長を持つ符号である。

(D) 符号化・復号化回路のLSI化が容易な、巡回性SEC-DED-SbED符号

符号化・復号化回路のLSI化に適した、巡回性SEC-DED-SbED符号を提案した。巡回性符号は、上記の(A)(B)(C)の符号から構成でき、巡回化による符号ビット長の短縮は僅小である。

以上の研究により、特に、バイト長 $b = 4$ ビット、データビット長 $k = 32, 64, 128$ ビット等の実用的な諸元にたいしては、現状のSEC-DED符号と同一のチェックビット長でSEC-DED-SbED符号を適用することが可能となった。

(3) SbEC-DbED符号に関して、以下の新しい符号構成法を提案した。

(A) 任意の符号ビット長を選択可能なSbEC-DbED符号

本符号は、従来のSbEC-DbED符号とは異なり、任意の符号ビット長に対して符号を構成できる特徴を持つ。

(B) 符号化・復号化回路のLSI化が容易な、巡回性SbEC-DbED符号

符号化・復号化回路のLSI化に適した、巡回性SbEC-DbED符号を提案した。巡回度2のSbEC-DbED符号については、理論的な構成法を示した。4以上の巡回度を持つSbEC-DbED符号については、理論的に構成することは困難であるため、計算機を使用して、符号の生成と、符号化・復号化回路量/遅延最小化の観点から、符号の最適化を行った。

(4) 誤り検出・訂正符号を適用した場合の、装置故障率の近似的算出法を明らかにした。

上記のバイト誤り検出・訂正符号を複数ビット出力記憶素子に適用した時の高信頼化効果、ソフトエラーの信頼度を与える影響などを、見通しよく算出する手法を提案した。本手法は、日本電信電話公社DIPS-11 情報処理装置5シリーズ主記憶装置の設計にあたり、装置目標信頼度の算出、部品信頼度要求値の算出に使用した。

なお本論文で提案した符号(SEC-DED-SbED符号, SbEC-DbED符号)は、符号化・復号化回路がLSI化され、日本電信電話公社の商用システムに採用されている。

謝辞

本論文をまとめる過程において御指導・御鞭撻をいただいた京都大学工学部情報工学教室・矢島脩三教授，京都大学工学部電子工学教室・池上文夫教授，同，吉田進助教授に厚く感謝致します。また，本研究に関して，御鞭撻をいただいた，京都大学工学部電子工学教室・板谷良平教授に深く感謝いたします。また，本研究を進める過程で，符号理論に関して御指導を頂いた横浜国立大学情報工学教室・今井秀樹助教授に感謝の意を表します。

本論文は，筆者が日本電信電話公社・武蔵野電気通信研究所で行った研究成果をまとめたものであります。

本研究の機会を与えられ，終始暖かい御指導を頂いた，横河ヒューレットパッカード株式会社・寺島涼博士（前，武蔵野電気通信研究所・電子装置研究部長），武蔵野電気通信研究所・山田正計・電子装置研究部長，松下電子工業株式会社・飯田麒一郎氏（前，武蔵野電気通信研究所・電子装置研究室長），武蔵野電気通信研究所・伊東裕夫・電子装置研究室長，ならびに本論文を執筆する機会を与えていただいた武蔵野電気通信研究所・情報通信基礎研究部・畔柳功芳部長，同，吉田裕統括調査役，同，山下紘一・第一研究室長にこころから御礼を申し上げます。また，本研究を行う契機を与えていただき，御指導を頂いた，武蔵野電気通信研究所・藤原英二博士に対して，深い感謝の意を表します。

さらに，本研究成果の実用装置への適用に関して御指導を頂いた，福田晴幸調査役（武蔵野電気通信研究所），小柳津育郎調査役（横須賀電気通信研究所）に，深く感謝いたします。また，青木克彦調査役（厚木電気通信研究所）からも多くの示唆を頂きました。

本研究は，以上の数多くの方々の御指導・御配慮により達成されたものであり，ここに心から感謝の意を表します。

文献

- (1) W.W.Peterson and E.J.Weldon, Jr.: "Error Correcting Codes", Second Edition
MIT Press, 1971
- (2) S.Lin : "An Introduction to Error Correcting Codes" Prentice-Hall, 1970
- (3) E.Berlekamp : "Algebraic Coding Theory" N.Y. McGraw-Hill, 1968
- (4) 宮川, 岩垂, 今井: "符号理論" 昭晃堂, 1973
- (5) 高, 岩垂, 都倉, 稲垣: "符号理論" コロナ社, 1975
- (6) F.F.Sellers, Jr., M.Y.Hsiao and L.W.Bearnson, "Error Detecting Logic for
Digital Computers" McGraw-Hill, 1968
- (7) T.R.N.Rao: "Error Coding for Arithmetic Processors" Academic Press, 1974
- (8) W.F.Wakerly: "Error Detecting Codes, Self-Checking Circuits and Applications"
North-Holland, 1978
- (9) R.W.Hamming : "Error Detecting and Error Correcting Code" BSTJ Vol.29,
(1950)
- (10) 藤原・金田: "誤り検出訂正符号の応用", 情報処理学会誌 1982年4月号, 高
信頼化技術特集号, 解説論文
- (11) 藤原・金田: "主記憶装置用バイト誤り検出訂正符号", 研究実用化報告 第30巻
4号 (1981)
- (12) M.Y.Hsiao and J.T.Tou: "Application of Error-Correcting Codes in Computer
Reliability Studies", IEEE Trans. on C., Vol.18, NO.3 (Aug. 1969)
- (13) A.M.Patel and S.J.Hong: "Optimal Rectangular Code for High Density Magnetic
Tapes" IBM J.Res.Develop. (Nov, 1974)
- (14) A.M.Patel: "Error Recovery Scheme for the IBM 3850 Mass Storage System"
IBM J.Res. and Dev. Vol.24, No.1 (1980)
- (15) T.Kameyama, K.Ono, T.Kawada and H.Nakanishi : "Large Capacity Magnetic Drum
Storage System" Review of the Electrical Communication Laboratories, N.T.T.
Vol.26, NO.1-2 (Jan-Feb. 1978)
- (16) M.Y.Hsiao : "A Class of Optimal Minimum Odd-weight-column SEC-DED Code"

IBM J.Res. and Dev. Vol.14, No.7 (July, 1970)

- (17) 藤原・青木: "メインメモリの信頼性" 情報処理学会誌 Vol.14, NO.4 (1977)
- (18) M.Y.Hsiao, D.C.Bossen and R.T.Chien : "Orthogonal Latin Square Codes" , IBM J. Res. and Dev. Vol.14, No.7(July, 1970)
- (19) 上林・稲垣・矢島: "LSI メモリにおける永久故障の性質を利用した多重誤り訂正方式" 電子通信学会電子計算機研究会資料 EC-77-66
- (20) 松沢・当麻: "主メモリに適した多重誤り訂正の一方式" 電子通信学会論文誌D 第60巻10号(1977)
- (21) 堀口・森田 "並列メモリの二重誤り訂正の1手法" 電子通信学会電子計算機研究会資料 EC-75-42
- (22) 杉村・笠原・滑川: "復号の容易な能率の良い多重誤り訂正符号の1構成法" 電子通信学会論文誌A 第61巻11号(1978)
- (23) 藤原・川上: "主記憶装置における2重誤り訂正の1手法—BCH付による逐次訂正法" 電子通信学会電子計算機研究会資料 EC-76-20
- (24) 今井・上柳: "2重誤り訂正BCH符号の並列復号器について" 電子通信学会論文誌D 第60巻9号(1977)
- (25) S.J.Hong and A.M.Patel: "Double Error Correcting Method and System" U.S.Pat. NO.3714629
- (26) D.C.Bossen : "b-Adjacent Error Correction", IBM J.Res. and Dev. Vol.14, No.7 (July, 1970)
- (27) S.J.Hong and A.M.Patel : " A General Class of Maximal Codes for Computer Applications" IEEE Trans. on C., Vol.C-21, NO.12 (Dec. 1972)
- (28) I.S.Reed and G.Solomon : "Polynomial Codes over Certain Finite fields" J.Soc.Ind.Appl.Math., Vol.8 (June, 1960)
- (29) D.C.Bossen, L.C.Chang and C.L.Chen : "Measurement and Generation of Error Correcting Codes for Package Failures" IEEE Trans. on C., Vol.C-27, NO.3 (March 1978)
- (30) S.M.Reddy: "A Class of Linear Codes for Error Control in Byte-per-Card Organized Digital Systems ", IEEE Trans. on C., Vol.C-27, NO.5 (May, 1978)
- (31) E.Fujiwara : "Error Control for Byte-per-Package Organized Memory Systems"

- Trans. of IECE of JAPAN, Vol.E63,NO.2 (Feb. 1980)
- (32)青木・金田・市毛・小林・川上：“DISP-11改良主記憶装置”，研究实用化報告
第29卷3号（1980）
- (33)金田・福田・青木：“ソフトエラー救済を考慮した，半導体記憶装置構成”
研究实用化報告，第33卷12号（1984）
- (34)青木・金田・黒川・佐藤：“非同期式優先順位決定回路の高速化手法”，昭和54年度
電子通信学会総合全国大会1548
- (35)D.C.Bossen,S.J.Hong,M.Y.Hsiao and A.M.Patel:“Modular Distributed Error
Detection and Correction Apparatus and Method”,U.S. PAT. NO.3825893
- (36)E.Fujiwara:“A Modularized b-Adjacent Error Correction Memory Unit”,
Trans. of IECE of JAPAN, Vol.E60,NO.2 (Feb. 1977)
- (37)C.L.Chen:“Error-Correcting Codes with Byte Error-Detection Capability”,
IEEE Trans. on C., Vol.C-32,NO.7 (July, 1983)
- (38)L.A.Dunning and M.R.Varanasi :“Code Construction for Error Control in Byte
Organized Memory Systems” IEEE Trans. on C., Vol.C-32, NO.6 (June 1983)
- (39)金田：“パリティチェックによりバイト誤りを検出可能なSEC-DED-SbED
符号の構成”，電子通信学会計算機研究会資料 1981年11月
- (40)金田：“グループ分割パリティチェック手法を用いたSEC-DED-SbED符号
の構成”，電子通信学会論文誌D 第66巻6号（1983）
- (41)金田・藤原・青木・大西：“ポインタを用いた主記憶用ブロック誤り訂正手法”，
昭和54年度電子通信学会情報・システム部門全国大会366
- (42)金田・藤原：“主記憶装置における巡回性バイト誤り検出符号”昭和56年度
電子通信学会総合全国大会1521
- (43)E.Fujiwara and S.Kaneda : “Rotational Byte Error Detecting Codes for
Memory Systems”,Trans IECE.of Japan, E-64,N.5, (Feb.1981)
- (44)W.C.Carter and A.B.Wadia :“Design and Analysis of Codes and their Self-
Checking Circuit Implementations for Correction and Detection of Multiple
b-adjacent Errors”,The 10th International Symposium on Fault-Tolerant
Computing,Kyoto(1980)
- (45)金田：“半導体記憶装置のためのバイト誤り検出符号”昭和58年度

電子通信学会総合全国大会 1 5 9 6

- (46) 金田 : " 半導体記憶装置のためのバイト誤り検出符号 ", 電子通信学会
情報理論研究会資料 1 9 8 2 年 8 月
- (47) S.Kaneda : " A Class of Odd-weight-column SEC-DED-SbED Codes for Memory
System Applications " IEEE Trans. on C., (July, 1984)
- (48) 金田 : " 半導体記憶装置のためのバイト誤り検出符号 ", 電子通信学会
論文誌D 第 6 7 卷 5 号 (1 9 8 4)
- (49) 金田・藤原 : " 主記憶装置における S b E C - D b E D 符号について "
昭和 5 2 年度電子通信学会情報部門全国大会 2 9 3
- (50) 藤原・金田 : " 主記憶装置における S b E C - D b E D 符号について "
電子通信学会計算機研究会資料 1 9 7 7 年 4 月
- (51) S.Kaneda and E.Fujiwara : " Single Byte Error Correcting Double Byte
Error Detecting Codes for Memory Systems ", The 10th International Symposium
on Fault-Tolerant Computing ,Kyoto, (Oct., 1980)
- (52) S.Kaneda and E.Fujiwara : " Single Byte Error Correcting Double Byte
Error Detecting Codes for Memory Systems ", IEEE Trans. on C., C-31, NO.7, (
July, 1982)
- (53) J.K.Wolf : " Adding Two Information Symbols to Certain Nonbinary BCH Codes
and Some Applications ", BSTJ (Sept. 1969)
- (54) A.K.Bhatt and L.L.Kinney : " A High Speed Parallel Encoder/Decoder for
b-Adjacent Error-Checking Codes, 3rd USA-JAPAN Computer Conference, 1978
- (55) 伊藤・中道 : " 計算機実験により導出された半導体記憶装置用 S b E C - D b E D
符号 " 電子通信学会論文誌A 第 6 6 卷 8 号 (1 9 8 3)
- (56) C.L.Chen : " Byte-Oriented Error-Correcting Codes for Semiconductor Memory
Systems " The 14th International Symposium on Fault-Tolerant Computing
- (57) W.C.Carter, G.B.Leeman, Jr. and A.B.Wadia : " Practical Length Single-bit
Error Correction/Double-bit Error Detection Codes for Small values of b.
IBM Tech. Dis. Bull., Vol.17, NO.7 (Dec. 1974)
- (58) 金田 : " 複数ビット出力記憶素子に対する誤り訂正符号の効果 " 昭和 5 3 年度
電子通信学会総合全国大会 1 4 1 6

- (59) Igor Bazovsky: "Reliability Theory and Practice" Prince-Hall, Englewood, USA.
- (60) "Special Issue on Device Reliability" IEEE Trans. on E.D., Vol. ED-26, NO.1
(Jan., 1979)
- (61) ジェラルド・エイ・マレー: "エラー訂正方式" 特公昭51-28484
- (62) 金田・福田: "ソフトエラーを考慮した主記憶装置記憶部の信頼度設計", 昭和56
年度電子通信学会情報・システム部門全国大会 499
- (63) 金田・福田: "ソフトエラーを考慮した主記憶装置記憶部の信頼度設計", 電子通信
学会計算機研究会資料 1981年9月
- (64) 小池・宮坂・谷口・高村・岡崎・池原: "半導体メモリシステムの信頼度改善の1手法"
昭和56年度電子通信学会全国大会 1531
- (65) D.C. Bossen and M.Y. Hsiao: "A System Solution to the Memory Soft Error
Problem" IBM J. of Res. and Dev. Vol.24, NO.3 (May 1980)
- (66) C.W. Sundberg: "Erasure and Error Decoding for Semiconductor Memories"
IEEE Trans. on C., Vol. C-27, NO.8 (Aug. 1978)
- (67) S.K. Kwon and H.E. Harvey: "A Simulation Approach to the Reliability
Analysis of Main Storage Systems" 12th Annual Simulation Symposium, (March
1979)
- (68) S.K. Kwon: "Reliability Sensitivity of LSI Memory with Single Error
Correction" Electronics to Microelectronics (1980)
- (69) A. Rutledge: "Monte Carlo Generation of Order Statistics" IBM Technical
Report TR22.1279
- (70) W.C. Carter and C.E. McCarthy: "Implementation of an Experimental Fault-
Tolerant Memory System", IEEE Trans. on C., Vol. C-25, NO.6 (June 1976)
- (71) 小柳津・桑原・速水 他: "DIPS—11 モデル15, 25, 35, 45 本体系装
置の実用化" 研究実用化報告 第31巻8号 (1982)
- (72) S.S. Eaton et. al.: "A 100ns 64K Dynamic RAM using Redundancy Techniques"
ISSCC 81 (1981)
- (73) H. Yoshimura et. al.: "A 64Kbit MOS RAM" ISSCC 78 (1978)
- (74) Inmos Data Card, 松下電器貿易株式会社
- (75) S. Suzuki, M. Nakao, T. Takeshima and M. Yoshida: "A 128K Word x 8bDRAM" ISSCC 84

(1984)

(76) E. Baier et. al.: "A 256K NMOS DRAM", ISSCC 84 (1984)

(77) 金田, 福田: "ソフトウェアを考慮した主記憶装置記憶部の信頼度設計",
電子通信学会論文誌D 第67巻9号(1984)..... 掲載予定

論文目録

主論文

- (1) S.Kaneda and E.Fujiwara: "Single Byte Error Correcting Double Byte Error Detecting Codes for Memory Systems", The 10th International Symposium on Fault-Tolerant Computing, Kyoto, (Oct., 1980)
- (2) E.Fujiwara and S.Kaneda: "Rotational Byte Error Detecting Codes for Memory Systems", Trans IECE of Japan, E-64, N.5, (Feb.1981)
- (3) S.Kaneda and E.Fujiwara: "Single Byte Error Correcting Double Byte Error Detecting Codes for Memory Systems", IEEE Trans. on C., C-31, NO.7, (July, 1982.)
- (4) 金田: "グループ分割パリティチェック手法を用いたSEC-DED-SbED符号の構成", 電子通信学会論文誌D 第66巻6号(1983)
- (5) 金田: "半導体記憶装置のためのバイト誤り検出符号", 電子通信学会論文誌D第67巻5号(1984)
- (6) S.Kaneda: "A Class of Odd-weight-column SEC-DED-SbED Codes for Memory System Applications", IEEE Trans on C. Vol.C-33, NO.8(Aug. 1984)
- (7) 金田, 福田: "ソフトエラーを考慮した主記憶装置記憶部の信頼度設計", 電子通信学会論文誌D 第67巻9号(1984)印刷中
- (8) 青木・金田・市毛・小林・川上: "DISP-11改良主記憶装置", 研究実用化報告 第29巻3号(1980)
- (9) 藤原・金田: "主記憶装置用誤り検出・訂正符号", 研究実用化報告 第30巻4号(1981)
- (10) 藤原・金田: "誤り検出訂正符号の応用", 情報処理学会誌1982年4月号, 高信頼化技術特集号, 解説論文
- (11) 金田・福田・青木: "ソフトエラー救済を考慮した半導体記憶装置構成", 研究実用化報告 第33巻12号(1984)印刷中

研究会資料

- (1) 藤原・金田：”主記憶装置におけるS b E C - D b E D符号について”
電子通信学会計算機研究会資料1977年4月
- (2) 金田：”パリティチェックによりバイト誤りを検出可能なS E C - D E D - S b E D
符号の構成”，電子通信学会計算機研究会資料 1981年11月
- (3) 金田・福田：”ソフトエラーを考慮した主記憶装置記憶部の信頼度設計”，
電子通信学会計算機研究会資料1981年9月
- (4) 金田：”半導体記憶装置のためのバイト誤り検出符号”
電子通信学会報理論研究会資料1982年8月

口頭発表資料

- (1) 金田・藤原：”主記憶装置におけるS b E C - D b E D符号について”
昭和52年度電子通信学会情報部門全国大会293
- (2) 金田：”複数ビット出力記憶素子に対する誤り訂正符号の効果”
昭和53年度電子通信学会総合全国大会1416
- (3) 青木・金田・黒川・佐藤：”非同期式優先順位決定回路の高速化手法”
昭和54年度電子通信学会総合全国大会1548
- (4) 金田・藤原・青木・大西：”ポインタを用いた主記憶用ブロック誤り訂正手法”，
昭和54年度電子通信学会情報・システム部門全国大会366
- (5) 金田・藤原：”主記憶装置における巡回性バイト誤り検出符号”
昭和56年度電子通信学会総合全国大会1521
- (6) 金田・福田：”ソフトエラーを考慮した主記憶装置記憶部の信頼度設計”，
昭和56年度電子通信学会情報・システム部門全国大会499
- (7) 金田：”半導体記憶装置のためのバイト誤り検出符号”
昭和58年度電子通信学会総合全国大会1596
- (8) 金田：”設計知識を用いた論理回路の双方向シミュレーション”，情報処理学会
第28会全国大会4G-9（昭和59年3月）

