

代数的手法を用いたハードウェアの仕様記述とその詳細化について

阪大基礎工学部	杉山 裕二	(Y. Sugiyama)
	横山 昌生	(M. Yokoyama)
	北道 淳司	(J. Kitamichi)
	谷口 健一	(K. Taniguchi)

1. まえがき

代数的記述は、その意味が合同関係のみによって簡明に定義されるので、他の手法に比べてはるかに単純・明快である。しかも、様々な抽象レベルにおいて同一の言語で記述でき、また、各レベル間の具体化の正しさの検証が形式的に行える等の利点がある。プログラムなどの仕様については既に数多くの研究成果が報告されており、ハードウェアに関しても最近、代数的手法の有効性が認識され始めている。^[1,2,3]

ここでは、代数的手法を同期式順序回路を中心としたハードウェアの仕様記述に適用した場合の実現や詳細化問題について論じる。回路の記述は、抽象的順序機械^[4]のスタイルで行う。まず、回路の抽象的な全状態を表すデータタイプを導入し、それを引数とする状態遷移関数及び出力関数を設定する。そして、各状態遷移後の出力関数の値を、状態遷移前の出力関数の値の複合関数として定義することにより仕様記述を行う。

ソフトウェアあるいはプログラムの仕様記述においては、“実行系”があつて、項の値を計算するとき、どの順に計算するかとか、今までの結果を引数にして次にどの関数を計算するかなどは実行系が決めてくれる。しかし、ハードウェアの同期式順序回路ではクロックが供給されるごとに、次にどの状態遷移を実行すべきかは回路自身が決めるわけにはいかない。状態遷移の実行順を記述するために、論理関数VALID (VALID関数と呼ぶ)を導入し、状態 s で遷移 T を実行すべきとき、 $VALID(T(s, \dots))$ が真、そうでないとき偽となるように書くことにする。ここでは、任意の状態 s において、 $VALID(T(S))$ が真となる状態遷移は高々1つ、すなわち次の状態遷移が(存在するなら)一意に決まるような順序回路を対象とする。

順序回路には、外からみて意味のある状態と、意味のある状態と次の意味のある状態に状態遷移する間の過渡的状态の2通りの状態があると考えられる。順序回路がどちらの状態であるかを表すために論理関数IS (Interested State) を導入する。

ソフトウェアの代数的記述における実現の定義は「上位レベルの記述で合同な表現式対は、下位レベルの記述でも対応する表現式対が合同になっている」というものであるが、VALID関数に関しては、そのような定義では不十分である。なぜならば、この条件だけでは、上の記述で許される状態遷移に対応する(下の記述における)状態遷移が存在するという事実だけを規定しており、下の記述にはそれ以外の動きが存在してもよいことになる。VALID関数は回路の動きを定めるものであるから、上の記述において順序回路が停止する(VAlID関数が真にならない)時、下の記述による順序回路が停止するという条件も必要である。以下、まず順序回路と実現の定義を示し、続いてVALID関数の詳細化アルゴリズムについて述べる。

2. 順序回路

代数的言語ASL/*では^[5]，従来の“項”に相当する“表現式”の集合を，文脈自由文法で指定し，表現式集合上の合同関係を公理で定義する．ASL/*には，既に定義されている合同関係に於て合同な表現式対を公理として包含する“射影”という機能がある．この機能により，記述の前提となる基本的なデータタイプや関数などの定義と，記述対象の構造や性質の定義とを分離することができる．以下では前者に関する記述を省き，後者のみについて論じる．

[定義1] (順序回路の定義)

代数的記述が次の形をしているとき，その代数的記述を順序回路と呼ぶ．

- (1) 前提とする基本関数（基本定数などを含む）以外の定数及び関数は次のように分類される．
- (a) 初期状態を表す定数（1個のみ．INITまたはinitで表わす）
 - (b) 状態遷移関数T（複数．TまたはTに添字をつけたTiなどで表わす）
 - (c) 出力関数F（複数．FまたはFに添字をつけたFiなどで表わす）
 - (d) VALID関数（1個のみ．VALIDまたはvalidで表わす）
 - (e) IS関数（1個のみ．ISまたはisで表わす）
- (2) (a)～(e)の関数に関する公理は次の形のもののみからなる．なお本稿では，簡単のため順序回路のうち状態遷移関数，出力関数の引数が状態変数のものだけを記述対象とする．
- 出力関数：
- (i) $F(\text{INIT}) = C$
 - (ii) $F(T(s)) = E(s)$
- VALID関数：
- (iii) $\text{VALID}(\text{INIT}) = \text{TRUE}$
 - (iv) $\text{VALID}(T(s)) = \text{VALID}(s) \text{ and } B(s)$
- IS関数：
- (v) $\text{IS}(\text{INIT}) = P$
 - (vi) $\text{IS}(T(s)) = Q(s)$

但しC及びPは基本関数からなる定数式．E(s)，B(s)及びQ(s)は，状態変数s，出力関数及び基本関数のみからなる表現式

(i)の公理は，初期状態における各出力の値を与える．(ii)は，各状態遷移における各出力の値の変化を与える．

VALID(s)は，状態sが初期状態以降許される状態遷移のみから得られた状態であるか否かを表わしていると解釈する．よって(iii)は，初期状態は常に許される状態であることを表わしている．VALID(T(s))という形の記述に着目するならば，これは状態sから遷移Tを行うべき条件を表していると解釈できる．(iv)は，各状態における許される状態遷移を規定し，状態遷移の実行順を与えている．また，VALID関数の値がある状態において偽になれば，それ以降の状態ではVALID関数の値は常に偽であることを表わしている．以下，任意の状態sにおいて，VALID(T(s))が真となるような状態遷移（以下，VALIDな状態遷移と呼ぶ）は高々1つであるとする．

IS(s)は，状態sが着目する状態であるか否かを表していると解釈する．よって(v)は，初期状態が着目すべき状態かどうかを表し，(vi)は，状態sから状態遷移T

を行った状態が着目すべき状態かを表す条件を表している」と解釈する。

順序回路の状態は、初期状態INITに何回かの状態遷移関数を施した表現式であるが、便宜上、状態を、初期状態以降その状態に至るまで適用された状態遷移関数の系列で表す。例えば

$$T2(T1(INIT))$$

は

$$INIT \cdot T1 \cdot T2$$

と表す。また、 $VALID(s) \equiv TRUE$ となるような状態 s をVALIDな状態とよぶ。

状態 α に対して、初期状態から α に至るまでの状態のうち $IS(\alpha_i)$ が真となるような各状態 α_i における全出力関数値の組 $\langle F1(\alpha_i), F2(\alpha_i), \dots \rangle$ の系列を α の出力履歴と呼び、 $OUT(\alpha)$ と書く。

3. 順序回路の実現

同じ基本関数を前提とする2つの順序回路A, Bを考える。

spec A	spec B
$F_i(INIT) = \dots$	$f_i(\text{init}) = \dots$
$F_i(T_j(s)) = \dots$	$f_i(t_j(s)) = \dots$
...	...
$VALID(INIT) = \dots$	$\text{valid}(\text{init}) = \dots$
$VALID(T_j(s)) = \dots$	$\text{valid}(t_j(s)) = \dots$
...	...
$IS(INIT) = \dots$	$\text{is}(\text{init}) = \dots$
$IS(T_j(s)) = \dots$	$\text{is}(t_j(s)) = \dots$
...	...

Aの各出力関数 F_i に対し、 $EXP_{F_i}(s)$ をBの出力関数及び基本関数及び変数 s のみからなる表現式とする。この時

$$F_1(s) = EXP_{F_1}(s)$$

$$F_2(s) = EXP_{F_2}(s)$$

...

をBからAへの出力の対応と呼ぶ。 $EXP = \langle EXP_{F_1}, EXP_{F_2}, \dots \rangle$ とおくとき、BからAへの出力の対応を単にEXPで表すこともある。 $\bar{a} = \langle a_1, a_2, \dots \rangle$ をAの出力関数値の組とし、 $\bar{b} = \langle b_1, b_2, \dots \rangle$ をBの出力関数値の組とする。各 i ($i=1, 2, \dots$)に対し、表現式 $EXP_{F_i}(s)$ 中のBの出力関数 f_j をそれに対応する \bar{b} の値 b_j で置き換えて得られる式の値を $EXP_{F_i}(\bar{b})$ とする。 \bar{a} の各 i ($i=1, 2, \dots$)に対し、

$$a_i = EXP_{F_i}(\bar{b})$$

が成り立つとき、BからAへの出力の対応EXPのもとで \bar{a} と \bar{b} が等価と言う。

これを出力履歴にも拡張する。Aの状態 α の出力履歴 $OUT(\alpha)$ と、Bの状態 β の出力履歴 $OUT(\beta)$ が出力の対応EXPのもとで等価とは、 $OUT(\alpha)$ と $OUT(\beta)$ の組の個数が等しく、かつ履歴の順にAとBの出力関数値の組がEXPのもとで等価であることを言う。

[定義2]

2つの順序回路AおよびBと、BからAへの出力の対応EXPが与えられているものとする。そのとき、下記条件(1)および(2)が成り立つ時、かつその時のみ、EXPのもとでBはAの実現であるという。

- (1) Aの全てのVALIDな状態 α に対して、BのVALIDな状態 β が存在し、 α の出力履歴 $OUT(\alpha)$ と β の出力履歴 $OUT(\beta)$ はEXPのもとで等価である。
- (2) Bの全てのVALIDな状態 β に対して、次の条件を満たすAのVALIDな状態 α とBのVALIDな状態 β' が存在する。 $\beta' = \beta \cdot \gamma$ と表すことができ(但し γ は、Bの状態遷移関数の系列で空系列を含む)、 α の出力履歴 $OUT(\alpha)$ と β' の出力履歴 $OUT(\beta')$ はEXPのもとで等価である。

上記条件の(1)より、Aの動きに対応するBの動きが存在し、逆に(2)から、Bの動きに対応するAの動きも存在する。VALIDな状態遷移が、各状態において高々1つという条件から、(2)の条件はAが停止するときBも停止することを意味している。

4. 順序回路の詳細化の問題

ICなどは、状態遷移関数と出力関数を定義したモジュールとみることができる。そこで順序回路を構成する関数及び公理のうち状態遷移と出力関数に関するもののみからなるものをモジュールと呼ぶ。モジュールを用いた順序回路の詳細化の問題を以下のように定式化する。

順序回路AとモジュールMが与えられたとき、Mを含む順序回路でAの実現であるような順序回路B(出力関数を新たに導入してもよい)、及びBからAへの出力の対応を求めることを(Mを用いた)BによるAの詳細化という。

順序回路Bには、状態遷移関数と出力関数は(モジュールMで)与えられているから、詳細化の時に追加するものは、次の3つである。

- (ア) BからAへの出力の対応を与える複合関数とその公理。
- (イ) モジュールMの動きを規定するVALID関数の公理とその記述。
- (ウ) Bの着目する状態を規定するIS関数の公理とその記述。

与えられたA、Mに対して、(ア)～(ウ)を求めるために、次のような方法が考えられる。新たな出力関数が必要なら随時導入する。

- (1) B(実質はM)からAへの出力の対応EXPを考案する。
- (2) Aの各状態遷移関数 T_i とBの状態遷移との対応を表す表現式

$$T1(s) = COR_{T1}(s)$$

$$T2(s) = COR_{T2}(s)$$
 ...

($COR_{T_i}(s)$)は、基本関数、変数 s 、およびBの状態遷移関数と出力関数からなる表現式(初期状態の対応 $INIT = init$ を含む)をBからAへの遷移の対応と呼び、これを考案する。全ての対応の組を $COR = \langle COR_{T1}, COR_{T2}, \dots \rangle$ とおくとき、BからAへの遷移の対応を単にCORと書くこともある。遷移の対応CORの公理を用いてAの状態 α を書き換えて得られるBの状態 β を $T_{COR}(\alpha)$ (Transferred State)と書く。

- (3) AのVALID関数の公理、出力と遷移の対応から、Bに対するVALID関数の公理を、必要なら新たな出力関数を導入して、順序回路の定義の(2)(a)及び(b)の形で書く。

- (4) (2) で与えられた遷移の対応CORのもとで出力関数isを, 次のように記述する.

順序回路AのVALIDな状態でIS関数が真になるような全ての状態 α に対してis(TSCOR(α))が真となるようにし, それ以外の全てのBの状態 γ に対してis(γ)が偽となるようにする.

- (5) モジュールMと(3)のVALID関数および(4)のIS関数の公理からなる代数的記述(定義よりこれも順序回路)をBとしたとき, (1)で与えられた出力の対応のもとで, BがAの実現であることを証明する.

順序回路AとBの抽象度の差が大きい場合, 上記(5)の証明は一般に複雑になる. そのような場合, 順序回路AをモジュールMを用いて順序回路Bとして実現し, さらに順序回路BをモジュールMより簡単な(またはより具体的な)モジュールNを用いて順序回路Cとして実現するというように, 段階的に詳細化していけばよい. そして, 実際のIC等の機能に相当するモジュールのレベルまで詳細化が進んだ段階では, 物理的な回路との対応は単純なものになるであろう.

上記(3)および(4)のVALID関数とIS関数の公理の導出は, 公理の書き方に関する一定の条件のもとに自動化可能である. 次節では, このうちVALID関数詳細化アルゴリズムについて述べる. なお, VALID関数詳細化の過程から, IS関数の公理も容易に導出することができる.

5. VALID関数の詳細化

5.1 VALID関数の詳細化の問題

順序回路AとモジュールMの記述, 及び出力の対応EXPと遷移の対応CORが与えられているものとする. VALID関数の詳細化問題とはこれらから, 必要なら新たな出力関数を導入して, 次の2つの条件を満たすVALID関数validを求める問題である. AのVALID関数をVALIDで表わす.

- (1) Bの任意の状態 β に対し, $\text{valid}(\beta) \equiv \text{TRUE}$ なら, $\text{valid}(t(\beta)) \equiv \text{TRUE}$ となるようなBの状態遷移関数 t は高々1つである.
- (2) Aの任意の状態 α に対し, $\text{VALID}(\alpha) \equiv \text{TRUE}$ なら,
 $\text{valid}(\text{TSCOR}(\alpha)) \equiv \text{TRUE}$.
- (3) Bの任意の状態 β に対し, $\text{valid}(\beta) \equiv \text{TRUE}$ なら, Aの状態 α が存在し,
 $\text{VALID}(\alpha) \equiv \text{TRUE}$ かつ $\text{TSCOR}(\alpha) = \beta \cdot \gamma$
 (但し γ は, Bの状態遷移関数の系列で空系列を含む)

これら条件を満たすBのVALID関数validが得られたとき, さらに, 出力や遷移の対応とIS関数が“正しい”, すなわち, Aの全てのVALIDな状態 α に対し, $\text{OUT}(\alpha)$ と $\text{OUT}(\text{TSCOR}(\alpha))$ がEXPのもとで等価ならば, 実現の定義の条件で β , β' を $\text{TSCOR}(\alpha)$ とするように選べば, 実現の条件は満たされる. 従って, Mに関数validの記述を追加した順序回路Bは, EXPのもとでAの実現になっている.

以下, VALID関数の公理の形を特定のものに限定して, VALID関数の詳細化問題に対するアルゴリズムを示す. 5.2に, ここで述べるアルゴリズムの入力に関する前提を示す.

5・2 VALID関数の詳細化における前提

順序回路 B の VALID関数 valid の導出において、新たな出力関数 control (CONTROL関数と呼ぶ) を導入することにする。CONTROL関数は次のような意味を持つ。例えば、遷移の対応

$$T(s) == t_2(t_1(s))$$

を考える。これは状態遷移 t_1 の実行が許される状態で t_1 を実行すれば、状態遷移 t_2 の実行も許されることを意味する。 t_1 の実行後、CONTROL関数の値を“状態遷移 t_1 が実行された直後の状態”を表わすような定数に設定しておけば関数 VALID の公理を容易に導くことができる。

ここでは詳細化は段階的に、繰り返し行なうことを想定している。そこで順序回路 A にも次のような形の公理を持つ VALID関数及び CONTROL関数があるものとして、同じ形の公理を持ち、後述の条件を満たす順序回路 B の VALID関数、CONTROL関数を導くことを考える。

アルゴリズムで扱う VALID関数と CONTROL関数の公理は次の形をしたものをいう。

- (1) $VALID(INIT) == TRUE$
- (2) $VALID(T(s)) == VALID(s)$ and {
 $(C_1(s) \text{ and } CONTROL(s) = STATE_1)$ or ... or
 $(C_n(s) \text{ and } CONTROL(s) = STATE_n)$ }
- (3) $CONTROL(INIT) == START$
- (4) $CONTROL(T(s)) == \text{if } C_1(s) \text{ and } CONTROL(s) = STATE_1 \text{ then } STATE_1'$
else if ...
else if $C_n(s) \text{ and } CONTROL(s) = STATE_n$ then $STATE_n'$

$C_i(s)$ は、変数 s 、B の出力関数及び基本関数からなる BOOL 式、START, $STATE_i, STATE_i'$ は定数である。なお、 $VALID(T(s))$ 定義式中の ($VALID(s)$ を除く) 積項 “ $C_i(s) \text{ and } CONTROL(s) = STATE_i$ ” が $CONTROL(T(s))$ の定義式の中に現れていることに注意。

一番上のレベルの記述などで、CONTROL関数がない場合も、便宜上、CONTROL関数があるものとし、その関数の取り得る値は 1 つの値のみとしておく。

遷移の対応を与える表現式 COR_T について以下の仮定をおく。 t を B の状態遷移関数、 COR_1, COR_2 を遷移の対応を与える表現式、 $COND(s)$ は変数 s 、基本関数及び B の出力関数からなる BOOL 式とするとき、遷移の対応の表現式 $COR_T(s)$ は次の (1) ~ (3) によって再帰的に構成されるもののみからなる。

- (1) $t(s)$
- (2) $COR_2(COR_1(s))$
- (3) $\text{if } COND(s) \text{ then } COR_1(s) \text{ else } COR_2(s)$

(2) は、A において状態遷移 T を行う時、B では COR_1 で表される状態遷移を行った後 COR_2 で表される状態遷移を行うことを意味し、(3) は、 $COND(s) \equiv TRUE$ の時は COR_1 で表される状態遷移を、FALSE の時は COR_2 で表される状態遷移を行うことを意味している。

遷移の対応にこのような制限を加えるのは、例えば t_1, t_2, t_3 を状態遷移関数とするとき、

$$\text{if } COND(t_3(s)) \text{ then } t_1(s) \text{ else } t_2(s)$$

のように条件式の中に実行不可能な遷移 ($t_3(s)$) が入るのを防ぐためである。

5・3 アルゴリズム

全ての $COR_T(s)$ に対して、入口節点（入射枝の存在しない節点） a と出口節点（出射枝の存在しない節点） z がそれぞれ1つであるようなラベル付き有向アサイクリックグラフ $G_T = (V, A, a, z)$ (V は節点の集合, A は有向枝の集合. 以下 G_T を状態遷移図と呼ぶ.) を次の (1) ~ (3) で再帰的に定義する.

- (1) $t(s)$ の場合, v, v' を新たな節点, e を始点 v , 終点 v' とする枝とすると, $G_T = (\{v, v'\}, \{e\}, v, v')$. また枝 e のラベルを $(t, TRUE)$ とする. (図1(a))
- (2) $COR2(COR1(s))$ の場合, $COR_i(s) (i = 1, 2)$ に対する状態遷移図を $G_{COR_i} = (V_{COR_i}, A_{COR_i}, a_{COR_i}, z_{COR_i})$ とし, A を以下の手順 (a) ~ (b) で得られる枝の集合とすると, 対応する状態遷移図 G_T は, $G_T = (V_{COR_1} \cup (V_{COR_2} - \{a_{COR_2}\}), A, a_{COR_1}, z_{COR_2})$ となる.
(図1(b))
 - (a) 初めに $A = A_{COR_1} \cup A_{COR_2}$ とおく.
 - (b) a_{COR_2} から出射している全ての枝 e を A から取り除き, 代わりに z_{COR_1} を始点とし e と同じ終点を持つ枝 e' を追加する. e' のラベルは, e に付いていたラベルと同じものである.
- (3) if COND(s) then $COR1(s)$ else $COR2(s)$ の場合, $COR_i(s) (i = 1, 2)$ に対する状態遷移図を $G_{COR_i} = (V_{COR_i}, A_{COR_i}, a_{COR_i}, z_{COR_i})$, a, z を新たな節点とし, A を以下の手順 (a) ~ (d) で得られる枝の集合とすると, 対応する状態遷移図は $G_T = (\{a, z\} \cup (V_{COR_1} - \{a_{COR_1}, z_{COR_1}\}) \cup (V_{COR_2} - \{a_{COR_2}, z_{COR_2}\}), A, a, z)$ である.
(図1(c))
 - (a) 初めに $A = A_{COR_1} \cup A_{COR_2}$ とおく.
 - (b) a_{COR_1} から出射している全ての枝 e を A から取り除き, 代わりに a を始点とし e の終点である v を終点とする枝 e' を追加する. e に付いていたラベルを (t, C) とすると e' にラベル $\langle t, C \text{ and } COND(s) \rangle$ を付ける.
 - (c) a_{COR_2} に対しても (b) と同じことを行なう. 但し e' にラベル $\langle t, C \text{ and } \text{not}(COND(s)) \rangle$ を付ける.
 - (d) z_{COR_1} または z_{COR_2} に入射している全ての枝 e を A から取り除き, 代わりに e と同じ始点を持ち z を終点とする枝 e' を追加する. 枝のラベルはもとと同じものを付ける.




図 1

例えば, 遷移の対応式

$\text{if } P(t1(s)) \text{ then } t3(t2(t1(s))) \text{ else } t4(t1(s))$

に対する状態遷移図は図 2 のようになる.




図 2

状態遷移図では, 節点が状態に, 枝が遷移に対応しており, 枝のラベルは, 遷移の名前とその遷移が実行可能となるための条件を表している. 例えば, 上記の例では, $v1$ を始点 $v2$ を終点とする枝 $e1$ は, 状態 $v1$ の時, 遷移 $t1$ を実行し状態 $v2$ に移ることを表し, $v2$ を始点 $v3$ を終点とする枝 $e2$ は, 状態 $v2$ の時, 条件 P が成り立つとき, 遷移 $t2$ が実行でき状態 $v3$ に移ることを表している.

5・2に示したCONTROL関数の公理の形より、Aの各状態遷移関数Tに対して、Tが実行可能となるための条件とCONTROL関数値及びT実行後のCONTROL関数値の組の系列 $\langle (C1(s), STATE1, STATE1'), (C2(s), STATE2, STATE2'), \dots \rangle$ を求めることができる。

CONTROL関数値を状態遷移図の各節点のラベルと考えると、各 $(Ci(s), STATEi, STATEi')$ はA全体の状態遷移図中の、ラベルが (T, Ci) の有向枝(始点のラベルが $STATEi$, 終点のラベルが $STATEi'$)を表していると考えられる(図3(a))。Bの状態遷移図は、Aの状態遷移図で、遷移名がTのラベルを持つ枝及びその両端の節点を (COR_T) に対応する)状態遷移図 G_T で置き換えたものである(図3(b))。




図 3

各 $(Ci(s), STATEi, STATEi')$ に対する置き換えのために必要な手順は次の通りである。

- (1) G_T の入口節点 a から出射する全ての枝のラベル (t, p) を $(t, p \text{ and } Ci(s))$ と置き換える。
- (2) BのCONTROL関数値に対応する各節点のラベルを次のように決める。入口節点 a においては $STATEi$, 出口節点 z においては $STATEi'$, a, z 以外の節点 v においては (e, v) と決める。

CONTROL関数とは、状態に対する状態名を与えるものであるから、B全体の状態遷移図において、異なる状態(節点)には異なる状態名(節点のラベル)を割り付けておけばよい。これを満足するには(2)でのBの状態名の決め方で十分である。

置き換えて得られたBの状態遷移図から、Bの各状態遷移関数tに対するVALID及びCONTROL関数の公理は次のようにすれば得られる。

状態遷移名がtのラベルを持つ各枝について、そのラベルを $\langle t, COND(s) \rangle$, 始点のラベル(CONTROL関数値)をST, 終点のラベルをST' とすると、VALID関数には、
 $valid(t(s)) = valid(s) \text{ and } \{$

$$\dots$$

$$(\text{control}(s) = ST \text{ and } COND(s)) \text{ or}$$

$$\dots \quad \}$$

と、CONTROL関数には、

$$\text{control}(t(s)) = \text{if } \dots$$

$$\text{else if control}(s) = ST \text{ and } COND(s) \text{ then } ST'$$

$$\dots$$

のようにそれぞれ付け加える。

説明の都合上、(一般には無限となる) Bの状態遷移図を用いたが、実際には、AのVALID関数とCONTROL関数及び各遷移の対応COR_T(または、状態遷移図G_T)を調べるだけでよい。遷移の対応にtを含む(Aの)各状態遷移Tについて、VALID(T(s))の公理中の積項の数だけ、VALID関数とCONTROL関数の公理への上記のような追加が行われる。

6. あとがき

以上、順序回路の実現の定義と詳細化問題について述べ、VALID関数の詳細化アルゴリズムを示した。ここでは、IS関数の導出方法については省略したが、以下の考え方により容易に得られる。

順序回路AのIS関数の公理の右辺と出力の対応から、IS関数が真となるための条件は順序回路Bの出力関数で表すことができる。得られた式をeとおくと、Aの状態遷移に対応するBの一連の状態遷移が終わった直後の状態(状態遷移図においてAと同じCONTROL関数値を付けた節点に対応する状態)については、eがIS関数が真となるための条件式になっている。途中状態の場合、式eの値に関わらずIS関数を偽にしなければならない。途中状態ではCONTROL関数値を2字組にしているので、その時、IS関数の値を偽にするように、IS関数の公理を導くことはやさしい。

参考文献

- [1] G. C. Gopalakrishnan, M. K. Srivas and D. R. Smith: "From Algebraic Specification to Correct VLSI Circuits", in D. Borrione(ed.): "from HDL descriptions to guaranteed correct circuit designs", North-Holland, pp. 197-225(1987).
- [2] G. C. Gopalakrishnan, D. R. Smith and M. K. Srivas: "An Algebraic Approach to the Specification and Realization of VLSI designs", in C. J. Koomen and T. Moto-oka(eds.): "Computer Hardware Description Languages and their Applications", North-Holland, pp. 16-38(1985).
- [3] S. dasgupta and J. Heinanen: "on the Axiomatic Specification of Computer Architectures", in C. J. Koomen and T. Moto-oka(eds.): "Computer Hardware Description Languages and their Applications" North-Holland, pp. 1-15(1985).
- [4] 嵩, 谷口, 杉山: "代数的言語の設計と処理系", 榎本編: "ソフトウェア工学ハンドブック", オーム社(1986-06).
- [5] 嵩, 谷口, 杉山, 関: "代数的言語 A S L / * - 意味定義を中心に-", 信学論 (D), J69-D, 7, pp. 1066-1074(1986-07).
- [6] 横山, 谷口: "ハードウェアの代数的仕様記述とその具体化について", 信学技報, Vol. 87, No. 181, COMP87-34, (1987-09).