

複数マイクロプロセッサによる待行列網シミュレータ (HASS-QN)

阪大 基礎工 宮原 秀夫

1. まえがき

近年、コンピュータネットワークや複合計算機システムなど、複数のリソースを有機的に結合して構築されるシステムを解析評価する手段として、待行列網理論(QNTh.)がその成果を上げてきているが、まだ多くの面で適用範囲が限られており、シミュレーションに頼ることが多い。

本報告では、待行列網(QN)にモデル化できるシステムを解析するための、マイクロプロセッサを複数台使用した専用シミュレータの構成を中心に述べる。

多重プログラミング環境における計算機システムに対するスループットの評価、ターンアラウンドタイムの推定、あるいはパケット交換方式におけるコンピュータネットワークでのメッセージ伝送遅延の推定、ルーティング方式の評価、衛星通信チャネルへのアクセス方式の評価などにおいて、待行列理論が盛んに用いられている。しかし QNTh. を用いて陽な

解析解、あるいは実用的な解が得られるモデルは限られていく。その中で特に、ブロッキングのある制限型モデル、さらには、ブロッキングの伝播によるシステムデッドロックが生ずる様なモデルに対しては、特性の解析、評価は現在のところ不可能である。従ってこの様なモデルに対しては、汎用計算機を行い、適当なシミュレーション言語(GPSS, SOL, SIMSCRIPT)でシミュレーションを行う方法がよくとられる。

汎用言語によるシミュレーションには次のような問題点があるようと思われる。

- (1) ネットワークタイプのモデルに対しては、そのプログラミングにかなりの精熟度と時間を要し、シミュレーションの妥当性を十分検討する時間が少なくなる。
- (2)ほとんどのプログラムがバッチ的に処理されるため、シミュレーション途中で、システムのパラメータを変更したり、ある時点でのシステム状態を出力したりする、いわゆるマン・マシン・インターフェイスのシミュレーションを実現できない。
- (3)多くの興味あるシステムは、潜在的に並列性を含んでいるが、シミュレーションのモデル化の際、それを反映していく。
- (4) モデルに対する多少の変更、例えば、あるノードへの追

理規律の変更、ブランチの追加あるいは削除、に伴うプログラムの変更に時間を使し容易に行えない。

そこで以上のような問題を考えて、本来シミュレーションの対象となるシステムがもつている並列性を有効に利用できるよう、低価格、低速のマイクロプロセッサを複数台結合して並列プロセスを各プロセッサに写像できるようにし、会話型式でシミュレーションを実行できる機能を有するQN専用シミュレータ HASS-QN (Hundai System Simulator for Queueing Network) の開発を行った。

2. HASS-QNの機能

今回試作中の HASS-QN は、time driven 方式を採用し、対象とし得るモデルは表 1 に示す通りである。

表1. 現在の HASS-QN の機能

対象とするモデル	複数ノードから成るネットワーク行列 (open, closed)
ノード	Single server と、行列 (最大長可変)
サービス規律	同一優先順位内で FCFS
客のタイプ	優先順位をもつ客
サービス時間	指数、アラン、超指数分布、単位分布
系外からの到着	ボアソン到着、一定到着

なお今後、上記以外のより一般的なモデルに対して適用できる様に、システムを拡充していく予定である。

3. HASS-QNのハードウェア構成

3.1 プロセッサ機能

今回試作中のHASS-QNは、13組のシングルボードマイコン（8ビット系—12組、16ビット系—1組）と、8ビット系のマイコン2台、共有メモリ、ボード1枚、バスコントロールボード1枚より成る。これら全体の構成は図1の通りである。




図1 HASS-QNのシステム構成

- (1) NP (Node Processor) 8ビット系マイクロプロセッサ
Z-80使用のシングルボード12組。QNにおけるサーバーとQueueに対応。
- (2) CP (Control Processor) 16ビット系マイクロプロセッサ
Z-8000使用のシングルボード1組。シミュレーション全体の管理を行う。具体的には、シミュレーションの起動、NPへのプログラムの転送、時刻管理、トランザクションの発生、各ノードからの統計量を吸い上げ統計処理用のプロセッサへの転送などをを行う。
- (3) UIP (User Interface Processor) 8ビット系マイコン：
CPU 8080：2次記憶：フロッピーディスク：I/O装置
ユーザが会話的なシミュレーションが行えるようになると同時にプロセッサで、NPプログラムへのパラメータ入力、2次記憶からのCPへのプログラム転送、CPの制御、NPプログラムの開発、シミュレーションの中止、再開、システムパラメータの変更指令などをを行う。
- (4) OPU (Output Processing Unit) 8ビット系マイコン、
CPU: Z-80: 2次記憶: フロッピーディスク: I/O。
リアルタイム(シミュレーション時ににおける)の統計処理をする。試行錯誤的なシミュレーションを可能に

するため、シミュレーション実行中のシステムの状態をCRTへ表示する。

- (5) CM (Common Memory) 64K bits の Dynamic RAM
各NP, CP間の通信はすべてこの CMを通して行われる。その方式については後述する。
- (6) BC (Bus Controller) 各NP, CPからのバス競合を防ぐためバスの管理、メモリアクセスのスケジューリングを行う。

各エニット間のつながりを図1の中の番号に対応させて説明する。

- ① 各NPのプログラム（ユーザがUIP上で開発した）の転送
- ② 各NPのプログラム（今からシミュレーションを行うためCP, NPs に送る）の転送
- ③ システムパラメータの入力
- ④ NPs, CPのプログラム転送、シミュレーションの中断（割込み）
- ⑤ シミュレーション中断、終了時の主導権の委譲
- ⑥ NPから集収した統計量の転送
- ⑦ シミュレータから送られた統計量でOPUで処理された情報の表示

- ⑧ シミュレータからの統計量の格納
- ⑨ 統計計算のための統計量の入力
- ⑩ NP_iへのプログラム転送と、シミュレーションクロック毎のシミュレーション開始命令
- ⑪ NP_iで集めた統計量の転送とシミュレーションクロック毎の処理終了報告
- ⑫ バス占有権の要求 (CM アクセスの要求)
- ⑬ バス占有権の許可 (ACK)
- ⑭ CM Read
- ⑮ CM Write

3.2 競合調停方式

NP間の通信は全て CM上で行うことは先に述べたが、CMへの同時アクセスにより生ずる競合は次に示す様にハーデウェア的に調停を行っている。(図2参照)

- ① NP_iではメモリーアクセス要求が生ずると、そのアドレスが CMのアドレス領域かを判断する。
- ② その結果、CMへのアクセスであれば BCに対して \overline{REQ}_i 信号を Lowにする。
- ③ BCはCPUクロックの立ち上りの時に \overline{REQ}_i 信号を検出す。

- ④ その時、他の \overline{REQ}_j 信号も low であるかも知れないが、アライオリティエンコーダにより $i < j$ の時は i のみが処理され NP_i に \overline{ACK}_i を送り、バス占有権を NP_i に渡す。
- ⑤ 同時に ϕ を Low にして停止し、他の NP_s の CPU を止める。
- ⑥ \overline{ACK}_i 信号が上りの時、他 NP_j からの \overline{REQ}_j 信号を検出すると、 \overline{ACK}_j 信号を NP_j に送りバス占有権を NP_j に渡す。従って ACK 信号は、NP がメモリアクセスを終了するだけの十分な長さの時間 low にならざる。
- ⑦ 以上のプロセスを行い、 ϕ を high にして n サイクルに \overline{ACK} 信号の立ち下り時に REQ 信号を検出しなくなると ϕ を low に切り替えて NP_s の動作を開始する。




図2 BCタイミングチャート

4. ソフトウェア構成

各プロセッサのアドレス空間は次の様に割当てている。

CM	8000 ~ FFFF	R/W	32K byte
NP	7000 ~ 7FFF	W	4K byte
RNG	6000, 6001	R	2 byte
RAM	4000 ~ 5FFF	R/W	8K byte
SR	6002, 6003	W	2 byte
Monitor	0000 ~ 0FFF	R	4K byte


RNG (Random Number Generator) とは、乱数発生器から乱数が入れられる領域。SRは、各NPにデータを転送するときのNPのセレクトやすべてのNPのリセットに用いられる。

4.1 共有メモリ(CM) 管理方式

共有メモリは、図3で示すように各NPごとの私書箱領域(テーブル構成)とCPよりGenerateされたトランザクションを収納するトランザクション領域とに区分される。

各私書箱には、やりとりされるトランザクションが存在するアドレスが書き込まれる。よって各NP間でのやりとりは実際のトランザクションではなく、そのトランザクションのあるアドレスである。こうすることにより、NPはトランザクションそのものを読み込むに対し、そのアドレスだけを読みめばよく、メモリアクセス時間が節約できる。

系外に出てトランザクションのアドレスは、図3のTermの項に書き込まれ、CPに知らされる。CPは新しくgenerateし系内に入るトランザクションとその空きアドレスのところに書き込みと同時に、入力するNPの仮書箱のGenの項にそのアドレスを書く。



GEN: 系外からネットワーク内に入ってきたトランザクション

TERM: ネットワークから系外へ出でていったトランザクション

FLAG: 読込ノードの待ち行列(バッファ)がいつばい
かどうかを示す

図3 CMの構成

4.2 通信方式

(i) NP \leftrightarrow NP

シミュレーション実行時における NPs 間のトランザクションの移動は、次の順序で行われる。

- ① CP からシミュレーション時刻 t の開始命令がくると
NP は CM 内の自分の私書箱の内容をサーチし、自分宛てのトランザクションがあればそれらのアドレスと全て各 NP にあるローカルメモリに取り込む (Queue に加える)
(Post read)
- ② すべての NP の Post read が完了すると、各 NP は並列に処理を行う。
- ③ 処理過程において、他 NP へのトランザクション転送の必要性が生じると、相手ノードの Queue がいっぱいかどうかを調べて、空いていると、相手私書箱内にそのアドレスを記入する (Post write)

(ii) CP \leftrightarrow NP

CP から NP への通信は、系外からノードへトランザクションの入力、NP から CP への通信は、NP で集めた統計量の OPU への転送などがあるが、これらも全て CM を通して行われる。

4.3 実行制御

実際シミュレーションを進めていく上で、HASS-QN が必要とするシステムパラメータは

- (1) システム構成(ノード間接続情報)
- (2) トランザクションのノード間遷移確率
- (3) 客の系外から各ノードへ到着するレイト
- (4) 処理装置の処理時間分布
- (5) 各ノードでの許容最大待行列
- (6) 統計情報をとり出す間隔

などで、これらをユーザーにUIPより入力してもらい、あとは全ての実行制御は HASS-QN が自動的に行う。

4.4 統計処理

HASS-QN では、統計処理はすべて OPU が行う。OPU は CP から送られる統計量をフロッピーディスクに格納し、編集出力プログラムが CRT 上にリアルタイム(シミュレーション実行時に)に出力する。ユーザーが指定する時点で取出せる統計情報としては

- (1) 各待行列の長さの分布
- (2) 各待行列の長さの平均
- (3) サーバー使用率
- (4) システム全体のスループット

- (5) トランザクションの平均レスポンスタイム
 - (6) ブロッキング率
 - (7) システムデッドロックに関する情報
- などである。

5. あとがき

ネットワーク形待ち行列ハモデル化できるシステムに対し効率の良いシミュレーションが行える HASS-QN の開発について述べてきた。

現在のところ、HASS-QN が対象とし得るモデルは比較的限ら小したものとよっているが、今後各ノードが複数窓口を有する場合、処理時間分布としてユーザーからヒストグラム的に与えられるものに対しても扱えるよう機能向上を図る予定である。

また、ユーザーが NP, CP のプログラムを容易に開発できるようにすることも同時に考えている。そうすることにより單に QN の解析に役立つというだけではなく、例えば分散型データベースの同期アルゴリズムの評価、システムデッドロック回避アルゴリズムの評価、コンピュータネットワークにおける高位プロトコルの検証などに利用できるようになると想っている。

謝辞 HASS-QNの製作に対し多大の協力を得た高島研究室の諸氏に感謝いたします。

(参考文献)

1. 橋田温、川島幸之助 “行列ネットワークモデルによる計算機システムの性能評価” 情報処理, 21, 7, 1980
2. 高橋豊、宮原秀夫、長谷川利治 “行列網理論” システムと制御, 22, 12, 1978
3. J. K. Peacock, et al "Distributed Simulation Using a Network of Processors" Computer Networks, 3, 1, 1979
4. 稲守久由他 “複合マイクロプロセッサによる並列処理形通信網シミュレータ” 信学技報. EC-79-78, 1980
5. 竹之内博夫他 “複合マイコンによる並列処理シミュレータ” マイクロコンピュータ応用国際カンファレンス'80, 1980
6. 中川徹也 “行列システム・シミュレーションにおける並列処理” 情報処理学会、計算機アーキテクチャ研究会資料, 1979
7. 小林信裕他 “離散型シミュレータ KDSS-I の設計と試作” 情報処理学会第21回全国大会資料
8. 西田竹志他 “行列網シミュレータ” 信学技報 EC80-52, 1980