

非同期論理回路について

長谷川 利治
(京都大学 工学部)

1. はじめに

論理回路による論理演算の高速化のため、従来から非常に広範囲かつ高度な研究がなされてきている。こゝに、電子計算機における累算器に対するは、各種の高速回路方式を考えられている。⁽¹⁾また、論理回路方式として、非同期論理回路が提案され、同期式論理回路における刻時信号の待ち時間から、原理的には高速演算が期待された。ところが、一般に非同期回路では、各種のハザードのために内部に遅延回路を要したり、使用方法に厳しい制限がつけられたり、あるいは、論理設計が複雑で、かつ多くの基本回路を要するなど、⁽²⁾まさに多くの問題が残されている。

非同期論理回路の構成にあたって、まず問題となるのは、Racingをいかにさけるか、といふ点である。このためには、多くの演算形式が提案されてきたが、その一つに、D.E. Mullerによって提案された Speed Independent Logic

がある。⁽³⁾これは、すでに Richards が自動タイミング非同期論理回路などと呼ばれていたものとして提案⁽⁴⁾してあるもので、以後多くの研究発表^{(5)~(8)}がある。この回路方式は、演算の終了の信号を常に監視、検出し、各回の演算の解が得られたことで、この演算終了信号が構成してある回路の出力からすべて消失したことをよく察知するものである。解が得られれば、次回の論理回路へ伝達されることとなる。演算の開始にあたっては、すべての構成回路の状態が演算の終了する信号とする状態になるといふ。

このような回路は、離散的情報を非同期で伝達する系であることを要求されるようだ。⁽⁹⁾すくとも三状態を持たなければならぬ。すくとも三状態を持つことによって、その中の一状態から演算終了信号が得られ、他の二状態から情報信号が得られる、とするとかぎり、自動タイミング非同期論理回路が構成される。これらの三状態を示すには、三値（三レベル）論理系を用いるか、二値二重系を用いるか、などが考えられるが、三根らの⁽⁷⁾を除いて、ほとんどのものが二値二線式の論理系を用いている。論理回路の実現性を考えると、二値論理回路のみに限って構成できること二値二線式は、实用化のための一手段としてきめめて重要なものと思われるが、二値論理の非同期演算を考えると、三値論理回路による演算

手の方かすぐれていいと思われる。二値二線式系においては二系統の二値論理演算が異なるた線上で行なわれるため、それらの線上での情報伝播速度が一致してなければならない非常に困難な問題に直面することとなる。三値(ミレベル)論理を用ひれば、すべての論理演算は一重系の上で演算となるため、この困難な問題が起らぬ。この観点から、二値二線式などの多線式論理では、本筋的な意味での非同期演算が可能であるなどと騒がしいとすべきであり、この報告でも、多線式ではなくタレベル式の論理回路に限ってある。

非同期論理回路を実用化する最大の目的は、演算速度の高速化にあることは当然であり、したがって、これに関する研究も高速化を目的とし、その効果を検討すべきではあるが、二・三の例⁽¹⁾⁽⁵⁾を除いて、回路実現を主目的としたものは殆んどある。また、三値論理系を用いたものも、三値論理回路の未発達もあって、我國におけるニ・ニの例にとどまつているようである。⁽⁷⁾⁽¹⁰⁾⁽¹¹⁾

2. 回路の例

三極管は、PNPあるいはNPNのうちの一元の型のみのトランジスタ(以下トと略す)を能動素子として、ミレベルの三値論理回路を構成している。⁽¹²⁾また、やはり一元の型式の

みのトランジスタを用いて、三電位回路を構成し、三電位シフトレジスタや三電位ファイードバックシフトレジスタなどを構成して(13)いる。

ます。この三電位論理回路を用いて構成された二電位非同期加算器⁽⁷⁾について説明する。二電位非同期加算器構成のために採用された、真理値、情報回路の電圧および数値の対応を表1下に示す。ここに、中は無演算を示し、演算終了信号を与える。

表1. 真理値、電圧、数値の対応

真理値	+	0	-
電圧	高	中	低
数値	1	中	0

表2. 二電位非同期加算器の和とキャリ-

(a) 和 S_{xy}

	y	+	0	-
+	+ 0 -	-	0 +	
x 0	0 0 0			
-	+ 0 -	-	- 0 -	

演算回路においては、各回の演算で中の状態から開始し、全出力から中が消失することによって解が得られることが検出される。加算すべき入力を又オーバーフローとしてときの和 S_{xy} および桁上げ (キャリ-) は表2で与えられる。 S_{xy} と C_{xy} を与える論理式は

表2.(a) (b) の真理値表から次式で与えられる。ここで用いられては三電位論理関数の真理値表は表3に与えられている。この二電位非同期加算器の

$$S_{xy} = (x \cdot \text{AND} \cdot \text{INV}y) \cdot \text{OR} \cdot (\text{INV}x \cdot \text{AND} \cdot y)$$

$$C_{xy} = \text{INV}(S_{xy} \cdot \text{OR} \cdot (\text{INV}x \cdot \text{AND} \cdot \text{INV}y))$$

ブロッカ回路を図1に示す。また、構成された回路の動作例を図2に示す。

表3. 三値論理関数の真理値表

(a) INV			(b) AND.			(c) OR.				
x	+	0	-	+	0	-	y	+	0	-
INVx	-	0	+	+	0	-	+	+	+	+
x	0	0	-	x	0	+	0	0	+	0
-	-	-	-	-	-	-	-	+	0	-

この回路は、

単に真理値

値の対応を表1のよう

にとったとき、表2に

示すような真理値表現

を持つ回路を構成した

のにすぎないものとも

いえる。また、高速化

の問題について考えよ

段階にも至ってない。

喜田村らは、Traco

レクタ・ベース間に、

送方向に直列接続した

トランジistor

図1 加算器の構成





図2 加算器の入出力例



よってしきい値回路を構成し、三値論理演算が可能であることをたしかめているが、⁽⁴⁾この回路により二値論理の非同期演算回路が構成できることはすでに述べてある。⁽¹⁰⁾ 基本となる回路を図3に示す。図3の回路により、各種の1変数関数演算回路が構成される。多変数の演算回路の一例として、2変数の $V(\bar{x}_1, \bar{x}_2) = \max(\bar{x}_1, \bar{x}_2)$ 演算回路を図4に示す。これよりの回路を用いて非同期二值半加算を構成できるとしている。しかし、トランジスタオペアンプとTrの組合せによる論理回路の特徴性は、TTL回路の困難さほど多くない問題がある。

三極子⁽¹¹⁾は、図5に示すようにシリコンダイオードとTrを用いたDTL回路によることで3値NAND回路を構成し、これがより自動タイミング非同期論理回路を構成するこ問題となる。このように回路構成が複雑化するが、これは論理回路





図3. 三値論理基本回路

図4 $V(\bar{x}_1, \bar{x}_2)$ 回路

器をとりあげ、非同期回路方式を採用したことによるこの高速化に対する効果を、理論的に解析し、計算器と類似の動作です。3=連計数器を試作し、実験的トモたしかめでいる。使用されてる三値論理回路の真理値表を表4に示す。

図5のように構成された三値NAND回路は、周囲温度5°C~45°C, h_{FE} 40~200, Fan-in Fan-outともに1~6, で充分安定に動作する。また、この回路の一回路あたりの平均遅延時間は約20nsである。




図5. 三値NAND回路とその入出力特性。

表4. 三値否定および三値NAND

(a) \bar{x}		(b) $\overline{x \cdot y}$	
x	\bar{x}	y	$\overline{x \cdot y}$
0	1	0	1 1 1
ϕ	ϕ	ϕ	ϕ 1 ϕ ϕ
1	0	1	1 1 ϕ 0

3. 自動タイミング非同期論理回路。

自動タイミング非同期論理回路の一般的な構成を図6に示す。これは、組合せ論理回路網CLN, 内部レジスタ R_i , 出力レジスタ R_o , オペアンプ回路CDからなる。CLNは上述の三値NAND回路を利用して、二値

NANDを用いる同期式論理回路の場合と同じように論理設計される。ただし、この回路の各出力が ϕ で $\text{FF} = \text{X}$ ($\bar{\phi}$)を検出するための回路をこれらの中出力に付加しなければならぬ。レジスタ R_i と R_o とは、二値のDTL形クロックドRSTリップフロッフ[°](FF)回路を用いる。図7(a)は、制御回路CDの構成を示し、その制御リップフロッフ[°]A, (FF-A)には、図7(b)のようRS-FFを用いる。

この論理ブロックが休止しているとき、FF-Aは0になりセットされていて、その否定出力は \bar{A} クリヤ信号CLを ϕ にする。このCLは、CLNのすみこの三値NAND回路に入り、そして ϕ となる。したがって、この場合、入力Iおよび内






図6. 自動タイミング非同期論理回路の構成。



(a) Detail of Completion Detector CD



(b) Circuit of Control FF-A

図7. 終了検出制御回路の構成。

部レジスタ R_i から直接 0 の入力を受けているもの以外のすべてこの三値NAND回路の出力は ϕ である。

起動信号 ST (10 ピース) が 1 になると FF-A が 1 にセットされ、ST が 0 に復帰すると \bar{A} が 0 になる。これによつて CL が 1 になり、CLN が論理演算をはじめる。ST が 1 になると前に入力 I を更新し、ST の 10 ピース幅を三値NAND 1 回路の応答時間より少しだけあくと、CLN のどの三値NAND 回路も譲り切りまたは 1 出力を与えない。

論理演算の進行とともに、CLN の出力が ϕ から 0 または 1 に変つて行く。CD では、二山のすべての出力が 0 か 1 であることを検出 (ϕ の論理積をとる) し、これによつて 2 個の单安定マルチダイブレータ M_1 と M_2 を順次動作させる。 M_1 からの出力 10 ピース CP_1 によって R_i と R_o を一挙に更新する。これに続く M_2 からの出力 10 ピース CP_2 によって A を 0 にリセットする。出力 A は CP_2 が 0 に復帰して 0 になると、否定回路をへて応答信号 RB となる。RB が 1 になると、この論理回路ブロックの動作が終了したこととおし、また 0 になると動作を始めたことを示す。

CLN の各出力の ϕ の検出は、その一部を図 7 に示すように、二値の DTL 形NAND 回路を用いて、出力そのものの 0、またはその三値否定出力の 0 を検出することによって行なう。

三値NAND回路における ϕ と1のレベルは、この二値のNAND回路およびレジスタを構成するFF回路にとって1のレベルに相当する。このため、CLNの出力そのものが0のときは、その三値否定出力を待らずに ϕ が検出され、しかもこの三値否定出力が遅れても正しい結果が各レジスタにセットされる。

このような自動タイミング非同期論理回路プロックを継続接続するときには、図6、図7の破線で示すように、後続ブロックからの応答信号RB'を ϕ の論理積入力に加え、CP₂を後続ブロックの起動信号ST'とする。

4. 自動タイミング非同期論理回路のための素演算

ここに用いる素演算においては、すべての変数が真1か偽0の二値のとき、その演算結果も同じ二値に限られる。⁽¹⁵⁾ここで、素演算として二値の單項および二項演算で、とくに可換性の三値への拡張を考える。このような演算として、否定、論理積、論理和、NAND、NOR、排他的論理和、および対等がある。否定 \bar{x} においては、 x が未定であるとき \bar{x} も ϕ であり、その真理値表は表4(a)のようになる。排他的論理和と対等においては、1変数が ϕ であれば、二山か0にならざる1になるかによって演算結果が異なるので、このと

きの演算結果は中立け山ばら
ない。したがって、三值排他的論
理和 $x \oplus y$ の真理値表は表5(a)
のようになる。その他の4個の演
算にあっては、1変数でも中のも
のがあれば、そのときの演算結果

を必ず中にするものと、たとえある変数が中立であるとも、そ
れ変数が0または1の値のいずれになつても演算結果が一定
の、0あるいは1の値をとる場合には、その変数が ϕ である
にもかかわらず、演算結果を確定して値0または1にするも
のの二つの場合が考えられる。⁽¹⁶⁾ NANDについて、前者のものを表5(b)、後者のものを表5(c)に本す。

この自動タイミング非同期論理回路は、すべての変数が ϕ
である状態からその動作を開始する。したがって、この論理
回路を三值の排他的論理和、文不等、あるいは表5(b)のよ
うなNAND、などと用いて構成すると、各演算回路の出力は、
まつともおくれて到着する確定入力信号を待つようやく0
あるいは1の確定出力信号を与える。これに付して、表4(b)
のような演算を用いれば、入力信号の組合せによつては、お
くめた一瞬の信号を待たずに出力が確定することがある。こ
のことは、より早く演算が終了する可能性があることを示す

表5. 三值排他的論理和
およびNAND

(a) $x \oplus y$			(b) $\overline{x \cdot y}$		
y	0	ϕ	1	y	0
x	0	0	ϕ	1	1
0	0	ϕ	1	0	1
ϕ	ϕ	ϕ	ϕ	ϕ	ϕ
1	1	ϕ	0	1	1

(a) $x \oplus y$			(b) $\overline{x \cdot y}$		
y	0	ϕ	1	y	0
x	0	1	ϕ	1	0
0	1	ϕ	0	1	1
ϕ	ϕ	ϕ	ϕ	ϕ	ϕ
1	1	ϕ	0	1	0

でいる。したがって、高速動作を目的とする自動タイミング
非同期論理回路としては、表4(b)のよう△形の演算加算ま
たは△形の考慮を払う場合、演算の確定率を考えるの
も一法である。確定率とは、1個以上の変数が全てある変数
の値の組合せを考慮し、このうち確定した0か1かの演算結果
を含む組合せの数の、上の組合せ全数に対する比である。
否定、排他的論理和、対等などの確定率は0であり、表4(b)
の演算の確定率は $3/5$ である。多変数の場合、排他的論理和
および対等の確定率はやはり0であるが、表4(b)の形のN
ANDでは、 n 変数の場合の確定率は $(3^n - 2^{n+1} + 1) / (3^n - 2^n)$
となる。

以上の考慮のほかに、演算回路としてこの出力が0から0
または1に変化するとき、1または0のハザード出力を含む
ことはならないという点に注意しなければならない。このため
中のレベルは0と1のレベルの中間になくてはならない。

これららの条件に加えて、回路設計、論理設計の容易さなどを
考慮した結果、図5に示した表4(b)の形のNANDを素演
算回路とした。

5. ニ進加算器における自動タイミング非同期論理回路方式 の効果

まず、二進加算器のけたあげ信号の伝播について考える。
 二進加算器としては、基本的な二進並列加算器 ripple-carry adder を考えるか、ピラミッド式けた上げ法⁽¹⁷⁾やけた上げ跳越し法⁽¹⁸⁾。その他論理回路の組合せによる各種の高速加算器にもこの非同期論理方式を適用することができる。二進並列加算器の演算速度は、けた上げ信号の伝播速度に大きく依存し、このけた上げ信号の伝播の様相は加数と被加数の様相に依存する。

一般にけたの二進加算器において、被加数、加数、けた上げ出力および和出力のけたの値をそれぞれ A_i, B_i, C_i および S_i とする。被加数および加数の各けたの値は全く独立で、0 および 1 である確率は等しく $\frac{1}{2}$ であるとする。 A_i と B_i の排他的論理和を E_i とすると、 $E_i = 0$ なら C_i は C_{i-1} に依存せずに決定され、けた上げ信号の伝播はこのけたで阻止される。一方 $E_i = 1$ であれば、 C_i は C_{i-1} によって決まり、けた上げ信号はオペレータ 1 けたからけたを通りオペレータ + 1 けたへ伝播することになる。したがって、けた上げ信号の伝播路長（けた数）は連続した $E_i = 1$ の列の長さ（けた数）によってきます。ある E_i の値の配列において、連続した $E_i = 1$ の列が 2 個以上ある場合、計算時間はそのもつとも長い列に依存する。このもつとも長い連続した $E_i = 1$ の列

の長さが l のある確率を $p(n, l)$, その累積確率を $g(n, l)$,
この列の平均長を $a(n)$, この列の長さの分散を $s(n)$ とする
と,

$$p(n, 0) = p(n, n) = 0.5^n$$

$$p(n, n-1) = 0.5^{n-1}$$

$$g(n, l) = \sum_{j=0}^l p(n, j)$$

$$a(n) = \sum_{l=0}^n l \cdot p(n, l)$$

$$s(n) = \sum_{l=0}^n l^2 \cdot p(n, l) - a^2(n)$$

$n \geq 3$ に付けて式。(1)

$$p(n, l) = 0.5^{l+1} \cdot g(n-l-1, l)$$

$$+ 0.5^{l+2} \sum_{k=0}^{n-l-2} g(k, l-1) \cdot g(n-k-l-2, l)$$

$$+ 0.5^{l+1} \cdot g(n-l-1, l-1)$$

($n \geq 3, n-2 \geq l \geq 1$)

とある。 $(1), (2)$ で $p(n, l), g(n, l), a(n), s(n)$ を求める。図8は $p(n, l)$ で $n = 4, 8, 16, 32, 64$, $l = 0 \sim n$ を計算した結果を示し、図9は $a(n) \times \text{標準偏差 } \sqrt{s(n)}$ を示す。

二進加算器の各けたが三値NANDを用いて図10のように構成されてゐる。各回の計算時間としては、経由NAND回路数のもとでも大きい \bar{S}_i 出力が確定するまでの時間と、 \oplus の積出やレジスタの更新などの制御に要する時間を考慮して求めよう。ここで、簡単のため、 \bar{S}_i の値が確定す




図8 $p(n, l)$ の分布

図10, 二進加算器の1けた

3きの時間を考え,
この \bar{S}_i の経由NAND
回路数について調べ
る。経由NAND数の
最も大きい1けたは、
もっとも長い連続し

た $E_i=1$ の1けたのつきの1けたである。この $E_i=1$ の3けいを伝播
する1けた上位信号は、この3けいの直前の1けたで発生するから、
この3けいの長さを l とすると、その経由NAND数は $2(l+2)+1$
 $= 2l+5$ である。ただし、 $E_i=1$ の3けいは LSD (末1けた) と
MSD (n+1けた) を認めないとする。以上から、 \bar{S}_i の最

図9 $a(n)$ と $\sqrt{s(n)}$ の分布

大約由 NAND 數か $2l+5$ である確率を $P_s(n, 2l+5)$, その累積確率を $g_s(n, 2l+5)$, 平均値を $a_s(n)$, 分散を $S_s(n)$ とす
る。

$$\left. \begin{array}{l} P_s(n, 2l+5) = P(n-2, l) \\ g_s(n, 2l+5) = g(n-2, l) \\ a_s(n) = 2a(n-2) + 5 \\ S_s(n) = 4s(n-2) \end{array} \right\} \quad \cdots (3)$$

となる。

もしとも多く NAND を経由する可能性のある出力信号は,
MSD の \bar{S}_n であり, この数は $2n+2$ である。したがって,
平均加算時間および加算時間の標準偏差の最大加算時間に対する
比は, これが $a_s(n)/(2n+2)$ および $\sqrt{S_s(n)/(2n+2)}$
となる。計算結果が図 11

に示される。同期式の加算器

におけるのは, このクロックパル

レ入間隔を上の最大加算時間

以上にしあげるのはどうな。

したがって, この $a_s(n)/(2n+2)$

は, 非同期式加算器における

平均加算時間の, 同期式によ

ける加算時間に対する比である。




図 11 加算時間の低下率

自動タイミング非同期論理回路方式の高速化に対する一つの効果であると考えられる。

この効果をたしかめるため、二進計数器について実験が行なわれた。図5に示した三値NAND回路を用いてかけたの二進計数器を構成した。その1けた分の回路を図12に示す。ただし、クリア信号 ϕ は図示するのを省略している。

この計数器は、上述の二進加算器と類似の動作をする。この計数器が




図12. 二進計数器の1けた分の回路

ここで3値数値のかけたの値を A_i とする。 $A_i = 0$ であると、けた上げ出力 C_i はけた上げ入力 C_{i-1} に無関係に 0 であり、 $A_i = 1$ であると C_i は C_{i-1} によって決まる。したがって、もっとも長い連続して $A_i = 1$ の列の長さに依存するが、このときの最大けた上げ伝播路長が決まり、このときの計数動作に要する時間が決まる。もっとも長い連続して $A_i = 1$ の列の長さの確率分布、平均値および分散は二進加算器の場合と同様で、(1), (2)によく記述される。また、長さ l の連続して $A_i = 1$ の列に対して、この列のつきのけたの新しい計数

出力 S_i の経由 NAND 数は $2l+4$ であるから、この最大経由 NAND 数が $2l+4$ である確率、平均値、分散は(3)の場合と同様、それでは $p(8-2, l) = 2^{8-2} + 4 = 4 \cdot 5(8-2)^{l-1}$ である。これより、この計数器の平均動作時間の、同期式の場合の動作時間に対する比は約 $1/2.1$ となる。

二の計数器

二進計数器について、

$2^8 = 256$ 回の各計

数動作に要した時

間を測定し、その

度数分布を図13に

示した。最小値は

280 ns, 最大値

は 780 ns, 平均値

は 390 ns であり、平均動作時間は最大動作時間の $1/2$ である。

この結果は、図11に示された二進加算器の計算時間の性

徴率に一致する。またこの場合、 Φ の検出回路における経由二進NAND 数は

このあたりは、 Φ の検出回路における経由二進NAND 数はどのよう

である。ある Φ の検出信号が経由する二進NAND 数はどのよう




図13. 二進計数器の動作時間の度数分布。

大きくなるようになりますことはない。

6. まとめ

この他の、三値論理回路を用いた二値非同期回路として、二値非同期レジスタがある。これは、超高速のデータ伝送の実用化、デジタル通信網の実用化などを目的として、デジタル信号の通信速度が受端でややぐこに支障するための開発が要求されてくるものである。しかし、それらのほとんどの、二値論理回路を Double Rail で構成したものである。三極管は、三値論理回路⁽¹²⁾ やより三安定回路⁽¹³⁾ によって構成したエラスティックラストア（非同期レジスタ）を開発している。⁽¹⁴⁾ 情報伝送の分野では、非同期方式⁽⁹⁾ を採用せざるを得ない状態に至っており、各種の回路の発展が期待されている。

しかし、非同期論理方式が同期式に比べて有意義な動作時間の低下が常に生じるだけがきらぬ。二進加算器の場合には大きな効果が期待できるが、一般的の論理回路ではその性質や構成方法によつては、あまり効果が期待できない場合がある。とくに、組合せ論理回路における基本回路の継続段数が小さな場合には、動作時間の低下率が小さくなるばかりでなく、実質的な論理動作の前後の制御に要する時間が無視できなくなる。しかし、この様な場合でも、クロックパルスの

待合せに空費される時間が大きく節約されることがある。また、非同期方式であることによつて、組合せ論理回路の自由な多段構成を許容するため、使用する基本論理回路数を節約することも考えられる。

このよう非同期論理回路ブロックを多数用いるシステムにおいて、多数のブロックが相互に関連して同時に動作する場合には、待合せを生じ、その動作速度に対する効果がいくらか低減することがある。したがつて、この様なシステムでは、その総合能率を高めるためにシステム全体の制御方法に特別の配慮が必要である。また、1つの論理機械全体を非同期論理方式で構成することは必ずしも有効ではない。

謝辞　日頃、御指導などを仰ぐに御援助下さ、この京都大学
三木 久教授に深く感謝する。また、遠島大は島田良作助教
役に種々御助言、御教示頂いたことを感謝する。

参考文献

- (1) 高橋 茂(編)：「デジタル電子計算機」 日刊工業新聞社、138頁
(B6 42-12).
- (2) D.E.Muller and W.S.Bartky : "A theory of asynchronous circuits." Proceedings of International Symposium on the theory of

switching, 29, Harvard Univ. Press. (1959)

(3) D.E. Muller: "Asynchronous logics and application to information processing," Switching theory in space technology, Stanford Univ. Press. (1963).

(4) R.K. Richards: "Arithmetic operations in digital computers," Van Nostrand, p.111, (1955).

(5) B. Gilchrist, J.H. Pomerene & S.Y. Wong, "Fast carry logic for digital computers," IRE Trans. on E.C. Vol. EC-4 (1955).

(6) G.A. Maley & J. Earle: "The logical design of transistor digital computers," Prentice Hall, (1963).

(7) 三根, 長石, 池田, 新谷: 「三値論理回路とその二値非同期論理回路の応用」 電子通信学会電子計算機研究会資料 (1968-02).

(8) 喜田村, 寺田, 大村, 保久良: 「大局的 Speed-independent 論理回路」 電子通信学会論文誌(C) 52-C巻 10号, 653頁. (昭44-10).

(9) H.Mine, T.Hasegawa, & Y.Koga: "Asynchronous transmission schemes for digital information," IEEE. Trans. on Com. Tech., Vol. COM-18 No.5. p.562 (1970-10).

(10) 喜田村, 寺田, 武井, 「エサキダイオードを用いた三値論理回路」 電子通信学会論文誌 C. 第 53-C巻 11号, 807頁 (昭45-11).

(11) 三根, 長石, 島田, 「三値NAND回路を用いた自動タグリス"非同期論理回路"とその二進加算器の実験結果」 電子通信学会論文誌 C. 第 53-C巻

9号. 652頁 (昭45-9).

(12) 三根, 長谷川), 池田, 新谷, 「三値論理回路の一構成」 電子通信学会論文誌

C. 第51-C巻12号. 573頁 (昭43-12).

(13) 三根, 長谷川), 古賀, 池田, 新谷, 「三安定回路の構成, 解析および三直線

ドバイアシフトレジスタへの応用」 電子通信学会論文誌 C. 第52-C巻 8号. 443頁

(昭44-8).

(14) 喜田村, 喜田, 武井, 「エキサイトド三値論理回路」 電子通信学会論文誌 C.

第52-C巻 7号. 435頁 (昭44-07).

U5) 向歛, 「C形論理関数の一性質について」 電子通信学会電子計算装置研究

会資料 (1968-12).

(16) 斎山, 渡辺, 清野, 「Rail-Safe 論理系の構成理論」 電子通信学会論文

誌 C. 第52-C巻, 1号. 33頁 (昭44-01).

(17) M. Nadler: "A high speed electronic arithmetic unit for automatic computing machines," Acta Technica (of the Czechoslovak Academy of Science), p.462 (1956).

(18) M. Lehman & N. Burla: "Skip Techniques for high-speed carry-propagation in binary arithmetic units," IRE Trans. on EC. Vol EC-10, No. 4. (1961)

(19). 三根, 長谷川), 池田, 新谷, 「言式作非同期符号通信方式」 仁科トク装置,

電子通信学会通信方式研究会資料. (1968-06)