

氏 名	むろ おか たか ひろ 室 岡 孝 宏
学位(専攻分野)	博 士 (情 報 学)
学位記番号	情 博 第 211 号
学位授与の日付	平成 18 年 3 月 23 日
学位授与の要件	学位規則第 4 条第 1 項該当
研究科・専攻	情報学研究科通信情報システム専攻
学位論文題目	機能可変な高速ネットワークノード構成方式の研究

論文調査委員 (主 査)
教授 中村行宏 教授 吉田 進 教授 石田 亨

論 文 内 容 の 要 旨

本論文は、データの通信と処理を融合した新たなネットワーク環境を構築するに必須となる機能可変なネットワークノードの構成手法に関する研究を対象としている。具体的には、機能可変性を実現するデバイスおよびノード自体の構成手法に関して機能柔軟性と回線帯域の要求を同時に満たすことを可能とする有効な手法を提案する。さらに、試作装置を使用した実験と評価を介して、その妥当性を検証している。論文は以下に示す 5 章で構成されている。

第 1 章は序論である。研究の背景として、今後のデータ通信を支えるネットワークが提供すべき機能についてアプリケーション例を用いて提案し、その実現に必要なノード装置に関連する課題を整理することで、研究の目的を明示している。

第 2 章では、本研究と目的を同じくする他の研究と開発について概観することで、解決すべき課題の明確な抽出を行っている。特に、ノード装置への機能可変性の導入については、アクティブネットワークと呼ばれる手法を中心に議論している。その中で、処理プログラムを予めノード装置に搭載し、処理対象パケットの到着を契機に処理を実施するプログラマブルスイッチと呼ばれる手法の有効性に着目している。さらに、ノード装置を実現するために必要なデバイスとして、ネットワークプロセッサおよび、動的な機能変更が可能な LSI (Large Scale Integrated Circuit) について概観することで、装置実現の具体的な手法についての指針を示している。最後に、本章の一連の議論を整理し、本研究により実現される機能可変なネットワークノードの位置づけを明示している。

第 3 章では、装置構成手法の検討に先立ち、検討を進める上での実験に必要となるデバイスとして、通信処理に特化した FPGA (Field Programmable Gate Array) の構成とその専用 CAD システムについて議論している。ここで、提案される通信処理向け FPGA は、PROTEUS-Lite と呼ばれており、通信処理に特有なデータの流りに着目した配線資源と、通信処理に多用される比較器/カウンタ等を高い回路密度で実現可能な論理実現部の構成を有していることを特徴としている。CAD システムでは、実現する機能を記述した HDL (Hardware Description Language) から FPGA に書き込むプログラムデータを生成する作業において、比較的多くの処理時間を必要とする配線処理の高速化を実現している。さらに、FPGA の試作と、CAD システムの実装を紹介すると共に、通信回路を使用した評価結果について詳細を議論している。

第 4 章から 5 章では、機能可変なネットワークノードの構成手法について、2 つの基本的な考え方を提案し、それに基づく実装例と評価実験の結果を示すことにより、その有効性を議論している。

第 4 章では、処理機能を実現するために必要な最小の機能ブロックを、OSI (Open System Interconnection) 参照モデルに従った粗粒度なものとし、それらを組み合わせることで目的の機能を実現する機能可変ノードの構成手法を提案している。提案手法にもとづき ATM (Asynchronous Transfer Mode) 回線を対象として試作した装置と、いくつかの機能搭載例を合わせて示すことで、提案する装置構成の有効性を検証している。装置試作に際し、回線終端等の既存部品で実現可能な部分を除く通信処理機能の実現には第 3 章で議論した PROTEUS-Lite を市販 FPGA と共に使用している。試作装置では、OSI の参照モデルの 1 つの階層に対応する機能を実現した複数のモジュールを、同軸ケーブルで互いに結合することにより

目的の装置機能を実現する。機能の変更作業は、モジュールの置換と同軸ケーブルの接続変更とすることができ、短時間で終了する。検証作業を通して、本章で提案する装置構成は、機能可変性と回線帯域の確保には成功しているが、1つの装置で複数種類の処理を同時に実現することが困難であるため、それを新たな課題として提案している。

第5章では、第4章で新たに提案された課題の解決を図ることにより、機能の自由度をさらに向上する手法について議論し、装置実装を通してその有効性の検証を行っている。ここでは、通信パケットのデータ構造に着目した粗粒度のパケット編集機能要素を選択的に使用することで、目的機能を実現する手法を提案している。検証では、装置試作、アプリケーション機能の搭載および、評価を介しその有効性を示している。

4章での課題である動的な機能可変性の実現には、機能要素の組み合わせをメモリ上に機能記述として複数登録し、入力パケットから抽出した情報をもとに該当する機能記述を選択し処理を実行する処理系の構成手法を提案している。さらに、試作装置では高性能PCに匹敵する処理性能のMPUモジュール複数を、前述の粗粒度機能の組み合わせでは困難なパケットペイロードデータの処理向けに搭載している。

試作装置で実現したアプリケーションとしては、1ミリ秒の時間分解能で特定トラフィックの量的遷移を実時間表示する測定器をはじめ、幾つかの機能実現を試み装置構成の有効性を検証している。

第6章では、結論として本論文の研究成果のまとめと今後の展望について述べている。

論文審査の結果の要旨

本論文は、データの通信と処理を融合した新たなネットワーク環境を構築するに必須となる機能可変なネットワークノード構成手法に関して研究を行い、機能柔軟性と回線帯域が要求する性能を同時に満たすことを可能とする有効な装置構成手法の提案および、提案する構成手法に基づいて試作したデバイスと装置を使用した評価による成果をまとめたものである。一連の研究で得られた成果は以下の通りである。

1. 本研究で実現しようとする機能可変なネットワークノードに要求される諸条件に関し、既存研究を調査することにより、要求性能（回線帯域）、対応機能範囲（プロトコルレイヤ）および、機能実現の容易性（作業工数）を軸とした位置づけを明確にした。
2. 機能可変なネットワークノードの実現に必須となるデバイスとして、通信処理の特性にもとづいた論理実現部と配線資源構成を有するFPGA(Field Programmable Gate Array)を提案すると共に、試作と評価を介してその有効性を確認した。
3. 前述2に示すFPGAに目的の論理回路を実装するに必須となるCAD(Computer Aided Design)システムに関して、その中で最も長い処理時間を必要とする配線処理に着目し、配線資源構成と配線処理手法を同時に検討することで、配線の結線に要する処理時間の著しい短縮を可能とする処理手法を提案した。さらに、論理合成後のネットリストを入力として、FPGAのプログラムデータ生成までの全工程をサポートするシステムを構築し、実通信処理回路を使用した評価を介して提案FPGAの妥当性を確認した。
4. 機能可変なネットワークノードの装置構成としてOSI(Open System Interconnection)の参照モデルに準じた形態を提案し、前述2, 3に示した成果を用いた装置試作と、試作装置を用いた機能実現による評価を実施し、提案手法の妥当性を確認すると共に、動的な機能変更の必要性を新たな課題として確認した。
5. 前述4で確認した新たな課題を解決するために、通信パケット処理の機能記述をメモリ素子内に蓄積し、到着するパケット毎に機能記述を選択する機能と、通信パケット内の各要素を単位とする処理機能を機能記述に従い起動する処理系とを組み合わせた新たな装置構成手法を提案した。

さらに、複数の広帯域回線を収容可能な装置を試作し幾つかのアプリケーションの実現を介してその有効性を確認した。

以上要するに本論文は、データの通信と処理を融合した新たなネットワーク環境を構築するに必須となる機能可変なネットワークノード構成手法に関して研究を行い、処理系の構成手法の検討、装置試作による実証を通してそれらの有効性を明らかにしたものであり、学術上および、産業上に寄与するところが少なくない。

よって、本論文は博士（情報学）の学位論文として価値あるものと認める。また、平成18年2月9日に実施した論文内容とそれに関連した試問の結果、合格と認めた。