

京都大学	博士（工学）	氏名	松田 和敏
論文題目	半導体パッケージの反りと残留応力評価および応力に起因する電子デバイスの電気的特性変動評価		
<p>（論文内容の要旨）</p> <p>本論文は、半導体パッケージの反りと残留応力評価、および応力に起因する電子デバイスの電気的特性変動評価を目的に、樹脂基板の線膨張係数を簡易的に算出する手法、半導体パッケージの反りとシリコンチップ表面の残留応力の解析手法、応力特異場解析とピエゾ効果モデルを用いた電子デバイス特性変動評価手法を示し、かつ、その有効性を示したものであり、7章から構成されている。</p> <p>第1章は緒論であり、本研究実施の背景となった半導体パッケージ開発の信頼性試験における現状の問題点を述べ、有限要素法（FEM）を用いたシミュレーション技術による問題解決手法の研究状況を概説するとともに問題点を指摘し、本研究の位置付けと目的を示している。</p> <p>第2章では、半導体パッケージ基板の配線 CAD データから直接 FEM 用のシェル要素を生成するプログラムを開発し、基板構成材料の材料物性データを用いて、2層基板と4層基板の見かけの線膨張係数（CTE）を算出する方法を示している。本評価手法では、詳細な銅配線データと、基板構成材料の物性値を用いた粘弾性解析により算出した値と、実際の基板を測定して得られた値とを比較・検討し、基板の見かけの CTE が精度良く求められることを示している。</p> <p>第3章では、第2章で求めた基板の見かけの CTE を用いて Flip chip パッケージの反り解析精度について検討している。その評価のために、実際の Flip chip パッケージを模擬したシリコンチップを樹脂基板にダイボンディング剤を用いて実装したテストサンプルを作成し、モアレ干渉縞反り測定装置を用いて温度依存の反りを測定している。反り解析は、基板の構成材料の粘弾性物性を考慮し、反り解析結果と実際の温度依存の反り値を比較することで、実験結果とおおむね一致することを述べ、開発手法の妥当性を示している。</p> <p>第4章では、Flip chip パッケージの熱変形解析において、パッケージの反りとチップに生じる残留応力を同時に精度よく解析する手法について検討している。残留応力の解析精度の妥当性を検証するために、応力測定用のピエゾ抵抗ゲージを配置した実際のデバイスを模擬したチップ（模擬チップ）を使用し、模擬チップと基板をダイボンディング剤で接合した後の Flip chip パッケージの反りと応力を測定している。チップや樹脂基板の初期の反りを考慮し、かつ、ダイボンディング剤の粘弾性特性を考慮することで、パッケージの反りと模擬チップ上の残留応力の両方を精度よく解析できることを示している。</p> <p>第5章では、樹脂封止を行った後のパッケージについて、その反りと応力を同時に精度よく解析する手法について検討している。解析結果は、反りは精度良く求められるが、模擬チップ表面の残留応力については、模擬チップ上の応力の測定値が解析値より小さくなっている。その原因は、封止樹脂の模擬チップ界面付近における応力緩和現象が、樹脂の粘弾性解析のみでは十分考慮できていないためと推測し、デジタル画像相関法を用いて模擬チップと封止樹脂の界面近傍の熱ひずみを計測している。チ</p>			

京都大学	博士 (工学)	氏名	松田 和敏
<p>チップ側面と封止樹脂の界面付近では、封止樹脂のフィラーの密度が低いため、封止樹脂の熱ひずみが大きくなることが観察され、チップ表面の応力緩和現象の新たな知見を得ている。</p> <p>第6章では、FEMを用いて求められるチップ上の残留応力から、電子デバイスの電気特性変動を予測するシミュレーション技術について述べている。三次元積層構造のチップを樹脂封止したパッケージを対象とし、応力特異場解析とピエゾ効果モデルを用いたデバイス特性変動評価手法について検証している。その検証のために、四点曲げ試験により電子デバイスに応力を負荷した状態で、その電流・電圧特性を計測する試験システムを構築し、三次元積層チップを模擬した試験片を用いて四点曲げ試験を行い、チップ上のpMOS (p-type MOSFET) デバイスの電気特性変動を計測している。試験片の四点曲げ試験の応力解析結果からpMOS デバイス近傍の応力特異場を評価し、ピエゾ効果モデルを用いてpMOS デバイスの電気特性変動を予測している。この予測結果を実験結果と比較・検討し、複雑な三次元構造の電子デバイスの電気特性変動を予測する手法を検証している。最後に、この評価手法を実際に電気特性変動が起こった三次元積層チップを樹脂封止したパッケージに適用し、手法の妥当性・有効性も示している。</p> <p>第7章は結論であり、本論文で得られた成果について要約している。</p>			

## (論文審査の結果の要旨)

本論文は、半導体パッケージの反り解析において必要な樹脂基板の線膨張係数を簡易的に算出する手法、半導体パッケージの反りとデバイス表面の残留応力の解析手法、および応力特異場解析とピエゾ効果モデルを用いたデバイス特性変動評価手法の開発を行い、その成果についてまとめたものであり、得られた主な成果は次のとおりである。

1. 半導体パッケージ用の樹脂基板の見かけの線膨張係数を予測する方法として、基板の配線 CAD データから直接、有限要素法用のシェル要素を生成するプログラムを開発し、2層基板と4層基板の見かけの線膨張係数を、基板構成材料の粘弾性解析を用いて算出している。この手法から求められた解析結果は、実際の基板を測定して得られた線膨張係数値とほぼ一致することを示している。さらに、算出した線膨張係数が反り解析に適用できることも、反りの実験を用いて検証しており、開発した手法の有効性も確認している。
2. Flip chip パッケージの反りと、チップに生じる残留応力の両方を同時に精度よく解析する有限要素法を用いたシミュレーション手法について検討し、その精度の妥当性を検証するために、応力測定用のピエゾ抵抗ゲージを配置した実際のデバイスを模擬したチップを用いて評価サンプルを製作し、応力と反りを測定している。チップと基板の初期の反りと、ダイボンディング剤の粘弾性物性を考慮することで得られた解析結果と、実験結果から得られた反り、応力値をそれぞれ比較し、良好な一致をみており、開発した評価手法の妥当性を示している。
3. 三次元積層構造のデバイスを樹脂封止したパッケージを対象とし、シミュレーションで求めたチップ上の残留応力から、デバイスの電気特性変動を予測する評価技術について述べている。三次元積層デバイスを模擬した試験片を用いて四点曲げ試験を行い、模擬チップ上のテスト用 pMOS (p-type MOSFET) デバイスの電気特性変動を計測している。次に、応力特異場解析により pMOS デバイス近傍の応力場を評価し、その応力値からピエゾ効果マトリックスを用いて電気特性変動を予測し、実験結果と比較・検討することで、手法の有効性を示している。さらに、この評価手法を実際に電気特性変動が起こった三次元積層チップが樹脂封止されたパッケージに適用し、開発した手法の妥当性も確認している。

以上、本論文は、有限要素法による半導体パッケージの反りや残留応力を予測する手法、および残留応力によるデバイスの電気特性変動を評価する手法を示している。さらに、いくつかの重要な評価結果および知見を提示し、学術上、實際上寄与するところが少なくない。よって、本論文は博士（工学）の学位論文として価値あるものと認める。また、平成25年2月23日、論文内容とそれに関連した事項について試問を行って、申請者が博士後期課程学位取得基準をみたしていることを確認し、合格と認めた。