Verification of logic circuits using Mizar and its application to an adder circuit on a radix-$2^k$SD number (Topics in Information Sciences and Applied Functional Analysis)

ダウンロード数: 131

http://hdl.handle.net/2433/64652

このアイテムのファイル:

ファイル	記述	サイズ	フォーマット
1186-18.pdf		761.66 kB	Adobe PDF	見る/開く

タイトル:	Verification of logic circuits using Mizar and its application to an adder circuit on a radix-$2^k$SD number (Topics in Information Sciences and Applied Functional Analysis)
著者:	Shimizu, Hidetaka Nakamura, Yatsuka Fujisawa, Yoshinori Fuwa, Yasushi
著者名の別形:	清水, 英孝中村, 八束藤沢, 義範不破, 泰
発行日:	Jan-2001
出版者:	京都大学数理解析研究所
誌名:	数理解析研究所講究録
巻:	1186
開始ページ:	177
終了ページ:	188
記述:	ファイル差し替え（2021/08/20）
URI:	http://hdl.handle.net/2433/64652
出現コレクション:	1186 函数解析学の応用としての情報数理の研究

このリポジトリに保管されているアイテムはすべて著作権により保護されています。